Pat
J-GLOBAL ID：200903099182282717
半導体装置の製造プロセス診断システム、方法及び記録媒体
Inventor：
Applicant, Patent owner：
Agent (1)：
古溝 聡 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998064913
Publication number (International publication number)：1999214465
Application date： Mar. 16, 1998
Publication date： Aug. 06, 1999
Summary：
【要約】【課題】 論理LSIをラインモニタ用として使用し、高速に故障個所を識別する。【解決手段】 外観検査装置によって検出されたウェハ上の外観異常(パーティクル或いはパターン欠陥)個所が、ウェハをチップに分割したときの座標として取得される。各チップはLSIテスタによって電気的特性(IDDQ値を含む)が測定される。ここで、電気的特性(特に、IDDQ値)の異常が検出されると、配線情報等が格納されたファイルが参照され、そのチップ上の外観異常の座標を中心とする同心円内に存在する該LSIを構成する回路のブロックが抽出される。さらに、抽出されたブロック内で故障している素子が存在する位置が、該ブロックの論理情報に従って推定される。推定された位置が外観検査装置によって検出された外観異常個所と一致する場合、故障の原因が外観異常によるものと診断される。
Claim (excerpt)：
半導体装置の物理的異常の個所を検出する物理的異常個所検出手段と、前記半導体装置の電気的特性を測定する電気的特性測定手段と、前記物理的異常個所検出手段が検出した物理的異常の個所を含む所定の領域内に含まれる前記半導体装置を構成する回路のブロックを抽出するブロック抽出手段と、前記ブロック抽出手段が抽出した前記ブロックが、前記半導体装置の電気的特性の異常を生じさせる異常ブロックであるかどうかを、前記電気的特性測定手段が測定した電気的特性に従って判別する異常ブロック判別手段と、前記異常ブロック判別手段が異常ブロックであると判別したときに、該ブロック内での前記電気的特性の異常を生じさせている位置を検出する異常位置検出手段と、前記異常位置検出手段が検出した前記位置が前記物理的異常個所検出手段が検出した物理的異常の個所に実質的に一致するかどうかによって、前記位置において生じさせた電気的特定の異常が前記物理的異常によるものであるかどうかを判定する故障判定手段と、を備えることを特徴とする半導体装置の製造プロセス診断システム。
IPC (3)：
H01L 21/66
, G01N 21/88
, H01L 21/02
H01L 21/66 Z
, G01N 21/88 E
, H01L 21/02 Z
Cited by examiner (5)
Show all
Return to Previous Page
