半導体装置及びその製造方法及び半導体基板

Inventor：
Applicant, Patent owner：
Agent (1)：竹村壽
Gazette classification：公開公報
Application number (International application number)：1997011937
Publication number (International publication number)：1998200109
Application date： Jan. 07, 1997
Publication date： Jul. 31, 1998
Summary：

【要約】【課題】ゲートの局所的な被覆率の差を低減し、プロセス中の光の近接効果、ローディング効果を緩和し、ゲートの寸法変動を改善してバラツキの少ないゲートを形成して特性のバラツキが改善された半導体装置を提供する。【解決手段】 MOSFETのゲート形成時にゲート以外の領域に、このゲートと分離されたレジストパターンをリソグラフィプロセスにて形成し、ゲート形成時に同時にダミーゲートパターンを形成する。これにより各ゲート周辺のパターン密度を均一にし、リソグラフィ工程での近接効果、リソグラフィ工程の現像、エッチング工程でのローディング効果等によるゲート寸法のバラツキを低減し、ゲート寸法精度の制御性を改善し、より高性能な半導体装置ができる。またポケット領域はゲート近傍のみに形成され、それ以外のソース/ドレイン領域下には形成されないので接合容量の増大しない高性能なデバイス構造が実現できる。

Claim (excerpt)：

複数の素子領域と、素子領域間に形成された素子分離領域と、前記素子領域上に形成されたゲート電極パターンと、前記素子領域又は素子分離領域上に形成され、少なくとも一部は前記ゲート電極パターンに隣接して形成されているダミーゲートパターンとを備え、前記ゲート電極パターンと前記ダミーゲートパターンとは、実質的に平行に所定間隔をおいて配置されていることを特徴とする半導体基板。

IPC (4)：

H01L 29/78 , H01L 21/336 , H01L 21/8234 , H01L 27/088

FI (2)：

H01L 29/78 301 Y , H01L 27/08 102 C

Patent cited by the Patent：

Cited by applicant (2)

特開昭63-312678
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平7-324749 Applicant：松下電器産業株式会社

Cited by examiner (2)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平7-324749 Applicant：松下電器産業株式会社
特開昭63-312678

Return to Previous Page