Pat
J-GLOBAL ID:200903079130187677

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 前田 弘 (外2名)
Gazette classification:公開公報
Application number (International application number):1995324749
Publication number (International publication number):1996236767
Application date: Dec. 13, 1995
Publication date: Sep. 13, 1996
Summary:
【要約】【課題】 ゲートパターンの相違に依存する加工寸法のバラツキがほとんどなく集積度及び動作速度の高い半導体装置及びその製造方法を提供する。【解決手段】 活性領域の半導体基板10から突出した素子分離17と、活性領域内に形成されたゲート電極50aと、活性領域と素子分離17とに跨る領域の上に形成されゲート電極50aにほぼ平行に延びる1対のダミー電極50bとを備えている。ゲート電極50a,ダミー電極50bは、それぞれ下層膜16a,16bと上層膜18a,18bとで構成されている。ダミー電極50bの下層膜18bは、素子分離17と同じ高さでかつ素子分離17の側端面に接して形成されている。ダミー電極50bによって、すべてのゲート電極50aをラインアンドスペースパターン内に形成できるので、ゲート電極50aの加工仕上がり寸法を均一にすることができ、ゲート長の微細化が可能となる。
Claim (excerpt):
半導体基板の一部に形成された活性領域と、上記活性領域内の上記半導体基板上に形成された少なくとも1つのゲート電極と、上記ゲート電極の両側方に位置する上記半導体基板内に不純物を導入して形成されたソース・ドレイン領域と、上記活性領域の基板面から突出して形成され上記活性領域を取り囲む素子分離と、上記素子分離と上記活性領域とに跨って上記ゲート電極とほぼ平行に延びるように形成された1対のダミー電極とを備えていることを特徴とする半導体装置。
IPC (5):
H01L 29/78 ,  H01L 21/336 ,  G03F 1/08 ,  G03F 7/20 521 ,  H01L 21/027
FI (5):
H01L 29/78 301 P ,  G03F 1/08 B ,  G03F 7/20 521 ,  H01L 21/30 502 Z ,  H01L 29/78 301 Y
Patent cited by the Patent:
Cited by applicant (10)
  • 特開昭60-124871
  • 特開平3-187230
  • 特開平4-154127
Show all
Cited by examiner (12)
  • 特開平4-063437
  • 特開昭60-124871
  • 特開平3-187230
Show all

Return to Previous Page