Pat

J-GLOBAL ID：200903099369450982

半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法

Inventor： 水嶋 一樹 ,  塩野 一郎 ,  山口 健志
Applicant, Patent owner： 三菱マテリアルシリコン株式会社 ,  三菱マテリアル株式会社
Agent (1)： 志賀 正武 (外6名)
Gazette classification：公開公報
Application number (International application number)：2001165695
Publication number (International publication number)：2002118254
Application date： May. 31, 2001
Publication date： Apr. 19, 2002
Summary：

【要約】【課題】 半導体基板と電界効果型トランジスタ並びにSiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法において、貫通転位密度を低くかつ表面ラフネスも小さくすること。【解決手段】 Si基板上に、下地材料のGe組成比からGe組成比が漸次増加するSiGeの傾斜組成層と該傾斜組成層の上面のGe組成比で傾斜組成層上に配されたSiGeの一定組成層とを交互に複数層積層状態にして構成されているSiGeバッファ層を備えている。

Claim (excerpt)：

Si基板上に、下地材料のGe組成比からGe組成比が漸次増加するSiGeの傾斜組成層と該傾斜組成層の上面のGe組成比で傾斜組成層上に配されたSiGeの一定組成層とを交互に複数層積層状態にして構成されているSiGeバッファ層を備えていることを特徴とする半導体基板。

IPC (7)：

H01L 29/78 ,  H01L 21/20 ,  H01L 21/205 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 31/04

FI (5)：

H01L 21/20 ,  H01L 21/205 ,  H01L 29/78 301 B ,  H01L 29/80 H ,  H01L 31/04 X

F-Term (34)：

5F045AA06 ,  5F045AC01 ,  5F045AF03 ,  5F045BB16 ,  5F045CA05 ,  5F045DA52 ,  5F045DA53 ,  5F045DA58 ,  5F051AA01 ,  5F051CB12 ,  5F051GA04 ,  5F052KA01 ,  5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK02 ,  5F102GK08 ,  5F102GK09 ,  5F102GL03 ,  5F102HC01 ,  5F140AA01 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BA20 ,  5F140BB13 ,  5F140BC12 ,  5F140BE14 ,  5F140BF01 ,  5F140BF04 ,  5F140BK13

Patent cited by the Patent：

Cited by applicant (2)

• 歪シリコン電界効果トランジスタ及びその製造方法
  Gazette classification：公開公報   Application number：特願平7-238755   Applicant：株式会社東芝
• 特許第4039013号
  

Cited by examiner (2)

• 歪シリコン電界効果トランジスタ及びその製造方法
  Gazette classification：公開公報   Application number：特願平7-238755   Applicant：株式会社東芝
• 特許第4039013号