分離トンネル窓を有する不揮発性半導体メモリセルの製造方法

Inventor： , , , , , , , , ,
Applicant, Patent owner：
Agent (1)：山本秀策
Gazette classification：公表公報
Application number (International application number)：2001506603
Publication number (International publication number)：2003503851
Application date： May. 30, 2000
Publication date： Jan. 28, 2003
Summary：

【要約】本発明は、分離トンネル窓セル(SZ)を有する不揮発性半導体メモリセル(TF)を製造する方法に関する。上記方法は、トンネル領域(TG)と、トンネル層(4)と、トンネル窓メモリ層(T5)と、誘電体トンネル窓層(T6)と、トンネル窓制御電極層(T7)とを有するトンネル窓セル(TF)を形成する工程と、チャネル領域(KG)と、ゲート層(3)と、メモリ層(5)と、誘電体層(6)と、制御電極層(7)とを有するトランジスタメモリセル(TZ)を形成する工程とを包含する。上記製造方法により、トンネル領域(TG)は、トンネル窓セル(TF)をマスクとして利用することによって、トンネル注入(IT)による遅い注入工程で形成される。得られるメモリセルは、少ない面積を必要とし、高いプログラム/消去サイクル数を有する。

Claim (excerpt)：

分離トンネル窓を有する不揮発性半導体メモリセルを製造する方法であって、トンネル領域(TG)と、トンネル層(4)と、トンネル窓メモリ層(T5)と、誘電体トンネル窓層(T6)と、トンネル窓制御電極層(T7)とを有するトンネル窓セル(TF)を形成する工程と、チャネル領域(KG)と、ゲート層(3)と、メモリ層(5)と、誘電体層(6)と、制御電極層(7)とを有するトランジスタメモリセル(TZ)を形成する工程とを包含し、該トランジスタメモリセル(TZ)および該トンネル窓セル(TF)は、半導体基板(100)の活性領域に互いに分離して形成され、該トンネル窓セル(TF)を該トランジスタメモリセル(TZ)に接続するための接続領域(VB)は、該半導体基板(100)の不活性領域に形成され、該トンネル領域(TG)のドーピングは、該トンネル層(4)を形成した後に、該トンネル窓セル(TF)の該活性領域で達成されることを特徴とする、方法。

IPC (4)：

H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (2)：

H01L 29/78 371 , H01L 27/10 434

F-Term (25)：

5F083EP02 , 5F083EP03 , 5F083EP13 , 5F083EP23 , 5F083EP55 , 5F083EP56 , 5F083EP72 , 5F083ER22 , 5F083GA21 , 5F083HA06 , 5F083JA04 , 5F083NA01 , 5F083PR37 , 5F101BA02 , 5F101BA12 , 5F101BA17 , 5F101BA29 , 5F101BA36 , 5F101BB05 , 5F101BC07 , 5F101BD35 , 5F101BD37 , 5F101BD40 , 5F101BE07 , 5F101BH09

Patent cited by the Patent：

Cited by examiner (7)

不揮発性半導体記憶装置及びその製造方法
Gazette classification：公開公報 Application number：特願平6-294363 Applicant：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
特開昭63-084168
特開平1-232769

Show all

Return to Previous Page