Pat
J-GLOBAL ID:200903099778774790

薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ

Inventor:
Applicant, Patent owner:
Agent (1): 安倍 逸郎
Gazette classification:公開公報
Application number (International application number):1997282747
Publication number (International publication number):1999100299
Application date: Sep. 29, 1997
Publication date: Apr. 13, 1999
Summary:
【要約】【課題】 デバイス製造の低温化に対応して、COPが少なく電気的特性が良好な減圧・低温エピタキシャル成長を実現する。歩留り向上、ウェーハの大口径化へ対応する。【解決手段】 単結晶シリコン基板の表面を水素終端処理(SC1→希HF処理)後、800〜950°CでH2アニールする。次に、単結晶シリコン基板上にH2アニール温度以下で0.5μm以上のエピタキシャル層を減圧エピタキシャル成長させる。エピタキシャル層表面の残留COPが低減し、かつ得られたウェーハは良好な電気的特性となる減圧・低温エピタキシャル成長を実現できる。したがって、ユーザ側でのデバイスの低温製造に対応した低温製造の薄膜エピタキシャルウェーハを製造でき、ウェーハの歩留りの向上も図れ、さらにウェーハの大口径化にも対応できる。
Claim (excerpt):
CZ法のインゴット引き上げに基づいて作製された単結晶シリコン基板の表面を水素終端処理し、次いでこの水素終端処理された単結晶シリコン基板を、H2ガスを流しながら安定化時間の炉内温度が800〜950°Cで加熱処理し、その後、この単結晶シリコン基板の表面に、厚さ0.5μm以上のエピタキシャル層を、減圧下で、かつこのH2アニール時の温度以下でエピタキシャル成長させる薄膜エピタキシャルウェーハの製造方法。
IPC (4):
C30B 29/06 504 ,  C30B 33/02 ,  H01L 21/20 ,  H01L 21/205
FI (4):
C30B 29/06 504 F ,  C30B 33/02 ,  H01L 21/20 ,  H01L 21/205
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page