半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：鈴江武彦
Gazette classification：公開公報
Application number (International application number)：1995237341
Publication number (International publication number)：1997082956
Application date： Sep. 14, 1995
Publication date： Mar. 28, 1997
Summary：

【要約】【課題】トレンチ分離を用いたMISFETにおいて、ゲート絶縁膜前処理のため素子分離絶縁膜が半導体領域よりもエッチングされ低くなってしまうのを防ぎ、半導体領域の角部分のしきい値が低下した寄生トランジスタの影響を低減する。【解決手段】半導体基板の素子分離領域にトレンチを形成し、このトレンチで分離された素子領域にMISFETを設けた半導体装置において、トレンチの側面及び底部にバッファ絶縁膜4を介して形成されたエッチングストッパ絶縁膜2と、トレンチ内に埋め込み形成された素子分離用絶縁膜3とを具備し、絶縁膜2は半導体基板1の上面より高い位置まで形成され、絶縁膜4の厚さはMISFETのゲート絶縁膜の厚さ以下に設定されている。

Claim (excerpt)：

半導体基板の素子分離領域にトレンチを形成し、該トレンチで分離された素子領域にMISFETを設けた半導体装置において、前記トレンチの少なくとも側面に形成された第1の絶縁膜と、前記トレンチ内に埋め込み形成された第2の絶縁膜とを具備し、第1の絶縁膜は前記半導体基板の上面と等しい又は前記半導体基板の上面より高い位置まで形成され、第1の絶縁膜と前記半導体基板との距離は前記MISFETのゲート絶縁膜の厚さ以下に設定されてなることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 , H01L 21/76

FI (2)：

H01L 29/78 301 R , H01L 21/76 L

Patent cited by the Patent：

Cited by examiner (6)

特開昭61-187344
特開平2-054557
特開平2-113548

Show all

Return to Previous Page