Art

J-GLOBAL ID：201002257790553245   Reference number：10A0105783

Multiplexer Minimization Based on Complete ILP Description of High-Level Synthesis

高位合成の完全ILP記述に基づくマルチプレクサの最小化

Author (3)： INOUE KEISUKE (北陸先端科学技術大学院大) ,  INOUE KEISUKE (日本学術振興会) ,  KANEKO MINEO (北陸先端科学技術大学院大)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 109  Issue： 316(DC2009 30-55)  Page： 13-18  Publication year： Nov. 25, 2009 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： multiplexer ,  system design ,  circuit design ,  *arithmetic unit ,  *integer programming
Semi thesaurus term： RTL ,  ポート割当 ,  multiplexer ,  レジスタ割当 ,  high level synthesis ,  *minimization

JST classification (1)： General-purpose arithmetic and control units  (JC04020N)

Terms in the title (5)： 高位合成 ,  ILP ,  記述 ,  マルチプレクサ ,  最小化