Inoue Keisuke

イノウエケイスケ | Inoue Keisuke

Research keywords (2)： high-level synthesis , large scale integration

Papers (10)：

INOUE Keisuke. Mitigating Multi-bit Soft Errors in ASIC Registers Using ECC-aware Register Clustering. NORCAS. 2018
INOUE KEISUKE. ECC Module Optimization for Storage Transient Error-Tolerant ASICs. The 23rd IEEE International Conference on Electronics, Circuits and Systems (ICECS). 2016
井上恵介. 高位合成における信頼性を考慮したクロックスキュー調整に関する一検討. 電子情報通信学会. 2016
井上恵介. ソフトエラー耐性を有するデータパス合成における最適化について. DAシンポジウム. 2016
井上恵介. コントローラのソフトエラー耐性を持つLSI高位設計について. 電子情報通信学会ソサイエティ大会. 2016

ｍore...

MISC (3)：

Hiroki Nishino, Steve Szabo, INOUE KEISUKE, TANIGUCHI MOEMI, SODE MIKIKO. The advertisement system for a smart bus stop. ASN Indonesia-Japan Joint Workshop on Ambient Intelligence and Sensor Networks. 2017
INOUE Keisuke. On a Radiation Resistant Data-Path and Controller Synthesis. The 20th Workshop on Synthesis And System Integration of Mixed Information technologies. 2016
竹俣一也, 南出章幸, 小髙有普, 井上恵介. 第19回(2014年度)工学教育賞選考経過報告と受賞業績紹介業績部門:工学教育を基盤とした新しい形の地域連携教育の推進. 工学教育. 2015. 63. 6. 9-10

Education (1)：

- 2010 Japan Advanced Institute of Science and Technology School of Information Science Information Science

Professional career (1)：

博士 (情報科学) (北陸先端科学技術大学院大学)

Awards (2)：

2015/09 - 日本工学教育協会平成26年度工学教育賞(業績部門) 工学教育を基盤とした新しい形の地域連携教育の推進
2015/09 - 日本工学教育協会工学教育賞(業績部門)

Association Membership(s) (4)：

Association for Computing Machinery , The Institute of Electrical and Electronics Engineers, Inc. , Information Processing Society of Japan , The Institute of Electronics, Information and Communication Engineers

※ Researcher’s information displayed in J-GLOBAL is based on the information registered in researchmap. For details, see here.

Return to Previous Page