Pat

J-GLOBAL ID：201003036370283410

薄膜トランジスタ及びその製造方法

Inventor： 笠見 雅司 ,  井上 一吉 ,  笘井 重和 ,  矢野 公規 ,  川嶋 浩和
Applicant, Patent owner： 出光興産株式会社
Agent (3)： 渡辺 喜平 ,  田中 有子 ,  佐藤 猛
Gazette classification：公開公報
Application number (International application number)：2008198214
Publication number (International publication number)：2010040552
Application date： Jul. 31, 2008
Publication date： Feb. 18, 2010
Summary：

【課題】良好なトランジスタ特性を示し、酸素分圧等の周囲の雰囲気の影響を防止でき、安定した半導体特性を示す電界効果型トランジスタを提供する。【解決手段】ソース電極及びドレイン電極と、ソース電極及びドレイン電極に接しており、層厚方向で比抵抗が異なり、結晶酸化物を含む酸化物半導体膜と、ゲート電極と、ゲート電極と酸化物半導体膜の間にゲート絶縁膜を有し、酸化物半導体膜のゲート絶縁膜側の比抵抗が、ソース電極及びドレイン電極側の比抵抗に比べて低い薄膜トランジスタ。【選択図】図1

Claim (excerpt)：

ソース電極及びドレイン電極と、 前記ソース電極及びドレイン電極に接しており、層厚方向で比抵抗が異なり、結晶酸化物を含む酸化物半導体膜と、 ゲート電極と、 前記ゲート電極と前記酸化物半導体膜の間にゲート絶縁膜を有し、 前記酸化物半導体膜のゲート絶縁膜側の比抵抗が、ソース電極及びドレイン電極側の比抵抗に比べて低い薄膜トランジスタ。

IPC (1)：

H01L 29/786

FI (2)：

H01L29/78 618B ,  H01L29/78 618E

F-Term (39)：

5F110AA01 ,  5F110AA05 ,  5F110AA08 ,  5F110BB01 ,  5F110CC05 ,  5F110CC07 ,  5F110DD02 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE14 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG01 ,  5F110GG07 ,  5F110GG13 ,  5F110GG19 ,  5F110GG24 ,  5F110GG28 ,  5F110GG29 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG58 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK21 ,  5F110NN02 ,  5F110NN12 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110QQ14

Patent cited by the Patent：

Cited by applicant (4)

• 国際公開WO2005/015643号パンフレット
  
• 国際公開2005/088726号パンフレット
  
• 透明導電膜の形成方法
  Gazette classification：公開公報   Application number：特願平6-194691   Applicant：凸版印刷株式会社
• 半導体装置及びその作製方法
  Gazette classification：公開公報   Application number：特願2006-262991   Applicant：株式会社半導体エネルギー研究所