Pat
J-GLOBAL ID：201003054399687429

トランジスタ素子の製造方法

Inventor：
市村 公二

About 市村 公二


Applicant, Patent owner：
大日本印刷株式会社

About 大日本印刷株式会社


Agent (1)： 志村 浩
Gazette classification：公開公報
Application number (International application number)：2009045018
Publication number (International publication number)：2010199458
Application date： Feb. 27, 2009
Publication date： Sep. 09, 2010
Summary：
【課題】 ゲート電極に対して、ソース・ドレイン電極を正確に位置合わせし、寄生容量の発生を抑制する。【解決手段】 透明ガラス基板110上に金属からなるゲート電極120を形成し、その上に、透明なゲート絶縁層130およびInGaZnO4からなる透明な酸化物半導体チャネル層140を形成する。その上に、ITOからなる導電層170を形成し、その上面をネガ型レジスト層180で覆う。ソース電極およびドレイン電極を形成する領域を含む所定領域が透光性を有するマスクM3を、基板の下面側に配置する。下方から光を照射し、マスクM3の遮光領域によって生じる影とゲート電極120によって生じる影とが、レジスト層180の非露光領域となるような背面露光を行う。現像によりレジスト層180の露光領域のみを残し、残存レジストを利用して導電層170をパターニングしてソース電極層およびドレイン電極層を形成する。【選択図】図12
Claim (excerpt)：
半導体チャネル層を介してソース・ドレイン間を流れる電流をゲート電極への印加電圧により制御するトランジスタ素子を、所定の感光波長域の光に対して感光性を有するレジストを利用したソース・ドレイン電極形成用パターニング処理を含む工程により製造する方法であって、 少なくとも上面が絶縁性を有し、前記感光波長域の光に関して透明な材料からなる基板を用意する第1の段階と、 前記基板上に、前記感光波長域の光に関して不透明な導電性材料からなるゲート電極層を形成する第2の段階と、 前記ゲート電極層を含めた前記基板上に、前記感光波長域の光に関して透明な絶縁性材料からなるゲート絶縁層を形成する第3の段階と、 前記ゲート絶縁層の上面における前記ゲート電極層の上方位置に、前記感光波長域の光に関して透明な半導体材料からなる半導体チャネル層を形成する第4の段階と、 前記ゲート電極層、前記ゲート絶縁層、前記半導体チャネル層を含めた前記基板上に、前記感光波長域の光に関して透明な導電性材料からなる導電層を形成する第5の段階と、 前記導電層の上面に、前記感光波長域の光に対して感光性を有するネガ型レジスト層を形成し、上方から観察したときに前記ゲート電極層に部分的に重複する透光領域を有するソース・ドレイン電極形成用のフォトマスクを、前記基板の下方に配置し、基板下方側から前記感光波長域の光を照射し、前記フォトマスクの遮光領域によって生じる影と前記ゲート電極層によって生じる影とが、前記ネガ型レジスト層上の非露光領域となるような背面露光を行い、前記導電層の前記非露光領域に対応する部分を除去するパターニングを行い、前記導電層の残存部分によって、一部分が前記半導体チャネル層の上面に接触し、相互間に空隙部を介して配置されたソース電極層およびドレイン電極層を形成する第6の段階と、 を有することを特徴とするトランジスタ素子の製造方法。
IPC (2)：
H01L 21/336 ,  H01L 29/786
FI (2)：
H01L29/78 616N ,  H01L29/78 618B
F-Term (14)：
5F110AA02 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF28 ,  5F110GG01 ,  5F110GG43 ,  5F110HK07 ,  5F110QQ12
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM