Pat
J-GLOBAL ID：201003060102209027

半導体装置及びその製造方法

Inventor：
竹内 潔

About 竹内 潔


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 木村 満
Gazette classification：再公表公報
Application number (International application number)：JP2007066397
Publication number (International publication number)：WO2008023776
Application date： Aug. 23, 2007
Publication date： Feb. 28, 2008
Summary：
チャネルが形成される半導体層(2a)と(2b)とが、基板(1)の上方に相互に離隔して積み重ねられている。半導体層(2a)は、その上面がゲート絶縁膜(4)を介してゲート電極(5a)と接し、その下面がゲート絶縁膜(4)を介してゲート電極(5b)と接する。半導体層(2b)は、その上面がゲート絶縁膜(4)を介してゲート電極(5b)と接し、その下面がゲート絶縁膜(4)を介してゲート電極(5c)と接する。ゲート電極(5a)と(5c)とは、ゲート用コンタクト導体(7a)を介して互いに短絡され、図示しない配線に接続される。また、ゲート電極(5b)は、他のゲート用コンタクト導体(7b)を介して、図示しない配線に接続される。
Claim (excerpt)：
基板と、この基板上に形成されたソース領域及びドレイン領域と、前記基板上の前記ソース領域及びドレイン領域間に相互に離隔して積層された複数個のチャネル形成領域と、前記各チャネル形成領域を挟むように形成された複数個のゲート電極と、前記各チャネル形成領域とこれに隣接する1対の前記ゲート電極の少なくとも一方との間に形成されたゲート絶縁膜と、を有し、前記各チャネル形成領域は前記ゲート電極のいずれかによって相互に離間され、前記各チャネル形成領域に隣接する前記ゲート電極同士は相互に短絡されていないことを特徴とする半導体装置。
IPC (5)：
H01L 29/786 ,  H01L 21/336 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 27/08
FI (7)：
H01L29/78 617N ,  H01L29/78 617K ,  H01L29/78 618E ,  H01L29/78 618A ,  H01L27/08 102C ,  H01L27/08 102E ,  H01L27/08 331E
F-Term (30)：
5F048AC01 ,  5F048BA16 ,  5F048BA19 ,  5F048BA20 ,  5F048BB01 ,  5F048BB02 ,  5F048BB12 ,  5F048BB19 ,  5F048BF15 ,  5F048BF16 ,  5F048CB01 ,  5F048CB02 ,  5F110AA08 ,  5F110DD05 ,  5F110DD13 ,  5F110EE22 ,  5F110EE29 ,  5F110EE30 ,  5F110EE36 ,  5F110FF02 ,  5F110FF22 ,  5F110FF29 ,  5F110GG02 ,  5F110GG12 ,  5F110GG19 ,  5F110GG22 ,  5F110GG30 ,  5F110GG42 ,  5F110HJ13 ,  5F110HM02
Patent cited by the Patent：
Cited by applicant (3)

Return to Previous Page

TOP

BOTTOM