Pat
J-GLOBAL ID:200903039132893879
電界効果トランジスタ及びその製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
杉村 興作
Gazette classification:公開公報
Application number (International application number):2002130853
Publication number (International publication number):2003324200
Application date: May. 02, 2002
Publication date: Nov. 14, 2003
Summary:
【要約】【課題】 回路の集積密度を向上させることができるとともにスイッチング動作を高速に行うことができる電界効果トランジスタ及びその製造方法を提供する。【解決手段】 ゲート部25には、互いに平行な同電位の4個のゲート電極31,32,33,34が電気的に互いに接続され、これらの間には、3個のp形領域35,36,37がそれぞれ介在し、p形領域35,36,37にはゲート酸化膜38,39,40が形成されている。ソース部24及びドレイン部26はそれぞれ、p形領域35,36,37と絶縁層38,39,40との界面に形成される六つのチャネルを結ぶソース電極41及びドレイン電極42を有する。ゲート電極31,32,33,34に正電圧を印加すると、六つのチャネルが形成され、これらのチャネルを通じてドレイン部26とソース部24との間にドレイン電流が流れる。
Claim (excerpt):
電気的に互いに接続される互いに平行な三つ以上のゲート領域と、チャネルを形成するためにこれらゲート領域の間にそれぞれ介在する二つ以上の半導体領域と、前記ゲート領域とそれに隣接する半導体領域との界面にそれぞれ形成される四つ以上の前記チャネルを結ぶソース領域及びドレイン領域とを具えることを特徴とする電界効果トランジスタ。
FI (3):
H01L 29/78 617 N
, H01L 29/78 616 S
, H01L 29/78 617 K
F-Term (30):
5F110AA01
, 5F110AA04
, 5F110AA07
, 5F110BB11
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE05
, 5F110EE09
, 5F110EE22
, 5F110EE27
, 5F110EE30
, 5F110EE45
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF23
, 5F110GG02
, 5F110GG12
, 5F110GG30
, 5F110GG44
, 5F110HJ01
, 5F110HJ14
, 5F110HJ16
, 5F110HJ23
, 5F110HK05
, 5F110HK14
, 5F110HK21
, 5F110HM02
, 5F110QQ19
Patent cited by the Patent:
Cited by examiner (4)
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平3-198185
Applicant:富士通株式会社
-
絶縁ゲート型半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願2001-188970
Applicant:三洋電機株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-161118
Applicant:三菱電機株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願平10-065761
Applicant:株式会社東芝
Show all
Return to Previous Page