Pat
J-GLOBAL ID:201003069944610959

擬似乱数生成装置

Inventor:
Applicant, Patent owner:
Agent (1): 工藤 実
Gazette classification:公開公報
Application number (International application number):2008158851
Publication number (International publication number):2010002959
Application date: Jun. 18, 2008
Publication date: Jan. 07, 2010
Summary:
【課題】擬似乱数列のビット数を、ロジック規模を増大させることなく増加させること。【解決手段】擬似乱数生成装置1は、直列に接続されたS段(Sは2以上の整数)の擬似乱数生成回路30と、それら擬似乱数生成回路30に接続された制御回路40とを備える。擬似乱数生成回路30の各々は、Nビット(Nは2以上の整数)の擬似乱数データを生成する。制御回路40は、S段の擬似乱数生成回路30のそれぞれから擬似乱数データ(X1〜X4)を受け取り、受け取ったS個の擬似乱数データのうち任意の擬似乱数データの組み合わせを擬似乱数列PRとして出力する。【選択図】図1
Claim (excerpt):
直列に接続されたS段(Sは2以上の整数)の擬似乱数生成回路と、 前記S段の擬似乱数生成回路に接続された制御回路と を具備し、 前記S段の擬似乱数生成回路の各々は、Nビット(Nは2以上の整数)の擬似乱数データを生成し、 前記制御回路は、前記S段の擬似乱数生成回路のそれぞれから前記擬似乱数データを受け取り、前記受け取ったS個の擬似乱数データのうち任意の擬似乱数データの組み合わせを擬似乱数列として出力する 擬似乱数生成装置。
IPC (1):
G06F 7/58
FI (1):
G06F7/58 A
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (4)
Show all

Return to Previous Page