Pat
J-GLOBAL ID:201003074790621964

インバータシステムの無駄時間補償装置

Inventor:
Applicant, Patent owner:
Agent (2): 牛木 護 ,  吉田 正義
Gazette classification:公開公報
Application number (International application number):2009012397
Publication number (International publication number):2010170344
Application date: Jan. 22, 2009
Publication date: Aug. 05, 2010
Summary:
【課題】制御対象に非線形要素を含んでいても、直接制御対象モデルに組み込んでスミス予測器を具備した無駄時間補償装置及びその方法を提供する。【解決手段】無駄時間を有する制御対象として、当該制御対象におけるフィードバック制御系の安定性を保つための無駄時間補償装置であって、非線形要素を含む制御対象G(s)e-sLと同じ応答特性を有するモデル回路P(s)を、オペアンプ回路によるアナログ計算機、又はFPGA回路のハードウエア回路で実装したスミス予測器を具備し、前記モデル回路P(s)に、前記制御対象と同じ信号を入力して出力信号を取得し、前記取得した出力信号をフィードバック制御系に負帰還させ、さらに前記取得した出力信号を、前記制御対象と同じ無駄時間要素e-sLに入力し、前記入力した無駄時間要素e-sLの出力信号と前記制御対象の出力信号の差分信号を、フィードバック制御系に負帰還させている。【選択図】図3
Claim (excerpt):
無駄時間を有する制御対象として、当該制御対象におけるフィードバック制御系の安定性を保つための無駄時間補償装置であって、 前記制御対象と同じ応答特性を有するモデル回路を実装したスミス予測器を具備することを特徴とする無駄時間補償装置。
IPC (1):
G05B 13/04
FI (1):
G05B13/04
F-Term (11):
5H004GA10 ,  5H004GB20 ,  5H004HA14 ,  5H004HB14 ,  5H004JB01 ,  5H004KA41 ,  5H004KC21 ,  5H004KC27 ,  5H004LA05 ,  5H004MA29 ,  5H004MA56
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page