Art

J-GLOBAL ID：201102255021902630   Reference number：11A1091986

A Study of Delay of Calculation Time in a Parallelized Determination Method of Distribution Network Configuration

並列化開閉器制御手法における処理時間の遅延に関する検討

Author (5)： TAKANO HIROTAKA (岐阜工高専) ,  SUGANUMA MASAHIRO (岐阜工高専) ,  SHIBATA RYOICHI (岐阜工高専) ,  HAYASHI YASUHIRO (早稲田大 理工) ,  MATSUKI JUN'YA (福井大 大学院工学研究科)
Material： 岐阜工業高等専門学校紀要  (Memoirs of Gifu National College of Technology)
Issue： 46  Page： 83-88  Publication year： Mar. 01, 2011 
JST Material Number： F0419A  ISSN： 0386-4332  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： power distribution system ,  *switchgear ,  energy loss ,  parallelization ,  *delay ,  *parallel arithmetic ,  speedup
Semi thesaurus term： *power distribution network ,  electric power distribution loss

JST classification (1)： Power distribution(under-taker side)  (NB05040R)

Terms in the title (3)： 並列化 ,  制御手法 ,  遅延