Art

J-GLOBAL ID：201102291900428981   Reference number：11A1090830

Implementation of Bundled-Data Asynchronous Circuits on FPGA and thier Performance Evaluation

束データ方式による非同期式回路のFPGA実装とその性能評価

Author (1)： OKABE TADASHI (東京都産業技術研究セ)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 111  Issue： 31(RECONF2011 1-21)  Page： 37-42  Publication year： May. 05, 2011 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： macrocell ,  *circuit design ,  *asynchronous circuit ,  *FPGA ,  performance evaluation ,  energy saving ,  electromagnetic compatibility(interference) ,  interface
Semi thesaurus term： IP ,  EMI ,  interface circuit ,  束データ方式

JST classification (1)： General  (NC03161C)

Reference (11)：

• 齋藤寛. 非同期式回路の設計技術. Fundamentals Review. 2010, 3, 3, 64-70
• SPARSO, J. Principles of Asynchronous Circuit Design-A System Perspective. 2001
• 南谷崇. 論理回路の基礎. 2005
• SUTHERLAND, I. E. Micropipelines. Communications of the ACM. 1989, 32, 6, 720-738
• 齋藤寛. FPGAを対象とした束データ方式による非同期式回路の設計. 信学技法. 2011, RECONF2010-76, 157-162

Terms in the title (4)： 束 ,  非同期式回路 ,  FPGA実装 ,  性能評価