Pat
J-GLOBAL ID：201103047811656070

MIS型電界効果トランジスタ及びその製造方法

Inventor：
最上 徹

About 最上 徹


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 松本 正夫
Gazette classification：特許公報
Application number (International application number)：1999041727
Publication number (International publication number)：2000243853
Patent number：3287403
Application date： Feb. 19, 1999
Publication date： Sep. 08, 2000
Claim (excerpt)：
【請求項1】 pチャネルトランジスタとnチャネルトランジスタを備えるMIS型電界効果トランジスタにおいて、ゲート電極膜が、導体膜の多層構造を有し、ゲート絶縁膜に接する最下層の前記導体膜の膜厚が、少なくとも上層の前記導体膜により基板チャネル領域の電位を変位する程度に十分に薄く、かつ、前記pチャネルトランジスタの前記ゲート電極膜における前記最下層の導体膜の膜厚と、前記nチャネルトランジスタの前記ゲート電極膜における前記最下層の導体膜の膜厚とが異なるように形成され、前記最下層の導体膜が、電気極性の相異なる前記pチャネルトランジスタと前記nチャネルトランジスタの双方の前記ゲート電極膜において、同一の材料で形成されており、かつ、金属膜あるいは金属窒化膜あるいは金属酸化膜あるいは金属シリサイド膜あるいは不純物をドープした半導体膜であり、前記最下層の導体膜の膜厚を、10nm〜60nm以下とすることを特徴とするMIS型電界効果トランジスタ。
IPC (4)：
H01L 21/8238 ,  H01L 21/28 301 ,  H01L 27/092 ,  H01L 29/78
FI (3)：
H01L 21/28 301 D ,  H01L 27/08 321 D ,  H01L 29/78 301 G
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM