Pat

J-GLOBAL ID：201203074951101375

レーダ装置

Inventor： 岸上 高明 ,  中川 洋一 ,  向井 裕人
Applicant, Patent owner： パナソニック株式会社
Agent (3)： 小栗 昌平 ,  市川 利光 ,  橋本 公秀
Gazette classification：公開公報
Application number (International application number)：2010256143
Publication number (International publication number)：2012107947
Application date： Nov. 16, 2010
Publication date： Jun. 07, 2012
Summary：

【課題】自レーダユニットの受信信号レベルに対する他レーダユニットからの干渉信号レベルを効果的に抑圧し、当該抑圧に必要な測定時間及び付加回路の増大を回避する。【解決手段】第1レーダ送信部は、第1送信トリガ信号生成部が所定の同期確立信号の受信時から第1遅延時間経過後に生成された第1送信トリガ信号に基づいて、第1送信符号制御部の制御の下で、第1レーダ送信信号を第1送信周期で周期的に送信する。第2レーダ送信部は、第2送信トリガ信号生成部が当該同期確立信号の受信時から第2遅延時間経過後に生成された第2送信トリガ信号に基づいて、第2送信符号制御部の制御の下で、第2レーダ送信信号を第2送信周期で周期的に送信する。第1遅延時間及び第2遅延時間に応じて、第1レーダ送信部及び第2レーダ送信部からの各干渉信号の到来時が第2レーダ送信信号及び第1レーダ送信信号の各送信区間内となる。【選択図】図1

Claim (excerpt)：

所定の同期確立信号の受信時から第1遅延時間経過後に、第1送信トリガ信号を生成する第1送信トリガ信号生成部と、 前記生成された第1送信トリガ信号に基づいて、第1レーダ送信信号を第1送信周期毎に生成する様に制御する第1送信符号制御部と、 前記生成された第1レーダ送信信号を周期的に送信する第1レーダ送信部と、 前記所定の同期確立信号の受信時から第2遅延時間経過後に、第2送信トリガ信号を生成する第2送信トリガ信号生成部と、 前記生成された第2送信トリガ信号に基づいて、第2レーダ送信信号を第2送信周期毎に生成する様に制御する第2送信符号制御部と、 前記生成された第2レーダ送信信号を周期的に送信する第2レーダ送信部と、を備え、 前記第1送信符号制御部及び前記第2送信符号制御部は、前記第1遅延時間及び前記第2遅延時間に応じて、前記第1レーダ送信部及び前記第2レーダ送信部からの各干渉信号の到来時が前記第2レーダ送信信号及び前記第1レーダ送信信号の各送信区間内となる様に、前記第1レーダ送信部及び前記第2レーダ送信部を制御するレーダ装置。

IPC (3)：

G01S 7/28 ,  G01S 13/87 ,  G01S 7/36

FI (3)：

G01S7/28 B ,  G01S13/87 ,  G01S7/36

F-Term (12)：

5J070AA05 ,  5J070AB01 ,  5J070AB11 ,  5J070AC02 ,  5J070AD02 ,  5J070AF03 ,  5J070AH04 ,  5J070AH31 ,  5J070AH39 ,  5J070AK22 ,  5J070AK35 ,  5J070BD01

Patent cited by the Patent：

Cited by examiner (3)

• レーダ装置
  Gazette classification：公開公報   Application number：特願2004-104515   Applicant：三菱電機株式会社
• レーダ装置
  Gazette classification：公開公報   Application number：特願平6-124915   Applicant：日本電気株式会社
• 特開昭58-189570