Pat
J-GLOBAL ID：201303024067727520
SRAMおよびその制御方法
Inventor：
,
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2011191496
Publication number (International publication number)：2013054793
Application date： Sep. 02, 2011
Publication date： Mar. 21, 2013
Summary：
【課題】断熱的SRAM回路の回路構造と制御方法を改良し、さらなる低消費電力化を実現するためのSRAM回路を提供すること。【解決手段】従来の断熱的SRAMで記憶保持として用いられているインバータからなるフリップフロップ回路を抵抗負荷型のMOSトランジスタに置き換え、かつ読み込み・書き込み選択線の切り替えにCMOSトランスミッションゲートを配置することで、書き込み時における消費電力の増加を解決できる。【選択図】 図4
Claim (excerpt)：
直列に接続された抵抗負荷を構成するNMOSトランジスタおよびスイッチを構成するNMOSトランジスタからなるインバータを相補的に接続したフリップフロップ回路をメモリセルとするメモリ回路において、
書き込み時に、前記メモリセルのMCPLの電位をGND電位と電源電位の間の所定の電位に設定する構成である
ことを特徴とするメモリ回路。
IPC (2)：
FI (2)：
G11C11/40 Z
, G11C11/34 301B
5B015HH01
, 5B015HH03
, 5B015HH04
, 5B015JJ03
, 5B015JJ04
, 5B015KA02
, 5B015KA09
, 5B015KA13
, 5B015MM06
