Pat
J-GLOBAL ID:201303026956593295

半導体積層構造の製造方法

Inventor:
Applicant, Patent owner:
Agent (3): 山川 政樹 ,  山川 茂樹 ,  小池 勇三
Gazette classification:公開公報
Application number (International application number):2011223847
Publication number (International publication number):2013084781
Application date: Oct. 11, 2011
Publication date: May. 09, 2013
Summary:
【課題】一般的な結晶成長方法による窒化物半導体層の積層で、分極効果が制御できるようにする。【解決手段】c軸方向に結晶成長された窒化物半導体から構成されて主表面がIII族極性面104aとされた第2半導体層104の主表面に、第1半導体層103のIII族極性面103aを貼り合わせた後、第1半導体層103と基板101とを、分離層102で分離する。【選択図】 図1D
Claim (excerpt):
基板の上に六方晶系の窒化ホウ素からなる分離層を形成する工程と、 前記分離層の上にアルミニウムを含む窒化物半導体からなる第1半導体層を+c軸方向に結晶成長する工程と、 c軸方向に結晶成長された窒化物半導体から構成されて主表面がIII族極性面とされた第2半導体層の主表面に、前記第1半導体層のIII族極性面を貼り合わせる工程と、 前記第1半導体層と前記基板とを前記分離層で分離する工程と を少なくとも備えることを特徴とする半導体積層構造の製造方法。
IPC (3):
H01L 21/02 ,  H01L 21/20 ,  H01L 21/205
FI (3):
H01L21/02 B ,  H01L21/20 ,  H01L21/205
F-Term (27):
5F045AA04 ,  5F045AB14 ,  5F045AB15 ,  5F045AB17 ,  5F045AC07 ,  5F045AC09 ,  5F045AC12 ,  5F045AF09 ,  5F045BB16 ,  5F045CA10 ,  5F152LL05 ,  5F152LP01 ,  5F152LP02 ,  5F152LP09 ,  5F152MM05 ,  5F152MM10 ,  5F152NN03 ,  5F152NN05 ,  5F152NN09 ,  5F152NN11 ,  5F152NN13 ,  5F152NN14 ,  5F152NN19 ,  5F152NN20 ,  5F152NP09 ,  5F152NQ09 ,  5F152NQ17
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (2)

Return to Previous Page