Art

J-GLOBAL ID：201402217165906722   Reference number：14A0046729

A Method for Optimizing Power-Efficiency of an MTJ-Based Nonvolatile FPGA

MTJ素子を用いた不揮発FPGAの電力効率最適化手法

Author (4)： SUZUKI DAISUKE (東北大 省エネルギー・スピントロニクス集積化システムセ) ,  NATSUI MASANORI (東北大 電通研) ,  MOCHIZUKI AKIRA (東北大 省エネルギー・スピントロニクス集積化システムセ) ,  HANYU TAKAHIRO (東北大 電通研)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 113  Issue： 322(CPM2013 108-122)  Page： 49-53  Publication year： Nov. 20, 2013 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *FPGA ,  *tunnel junction ,  *power efficiency ,  *optimization method ,  electric power control ,  consumed electric power ,  nonvolatility ,  logic circuit
Semi thesaurus term： *MTJ ,  power gating ,  arithmetic circuit ,  standby electricity consumption ,  power reduction

JST classification (2)： Special-purpose arithmetic and control units  (JC04030Y) ,  General  (NC03161C)

Terms in the title (4)： MTJ素子 ,  FPGA ,  電力効率 ,  最適化手法