Pat

J-GLOBAL ID：201403015367799202

故障攻撃検出回路および暗号処理装置

Inventor： 戸川 望 ,  五十嵐 博昭 ,  史 又華
Applicant, Patent owner： 学校法人早稲田大学
Agent (3)： 吉田 正義 ,  今枝 弘充 ,  梅村 裕明
Gazette classification：公開公報
Application number (International application number)：2012181944
Publication number (International publication number)：2014038294
Application date： Aug. 20, 2012
Publication date： Feb. 27, 2014
Summary：

【課題】従来よりも処理時間を短くし、かつオーバーヘッドを小さくしつつ、クロックグリッチを利用した故障攻撃を検出できる故障攻撃検出回路および暗号処理装置を提案する。【解決手段】故障攻撃検出回路3では、クロック信号の1クロック毎にカウンタ値を反転させたカウンタ信号を生成するとともに、AES回路2のラウンド処理時のクリティカルパスを基準に規定した遅延時間でカウンタ信号を遅延させた遅延カウンタ信号を生成し、カウンタ信号の反転時(すなわち、1クロックの終了時)におけるカウンタ信号と遅延カウンタ信号とのカウンタ値が不一致であるかを比較するようにした。【選択図】図2

Claim (excerpt)：

所定の入力データに対しクロック信号の1クロック毎にラウンド処理を行う暗号回路に接続される故障攻撃検出回路であって、 前記クロック信号を取得して該クロック信号の1クロック毎にカウンタ値を反転させたカウンタ信号を生成する生成手段と、 前記暗号回路のラウンド処理時のクリティカルパスを基準に規定した遅延時間で前記カウンタ信号を遅延させ、遅延カウンタ信号を生成する遅延手段と、 前記カウンタ信号の反転時における前記カウンタ信号と前記遅延カウンタ信号とのカウンタ値が不一致のとき、前記クロック信号に異常があることを示す異常検出信号を生成する信号生成手段と を備えることを特徴とする故障攻撃検出回路。

IPC (1)：

G09C 1/00

FI (1)：

G09C1/00 610A

F-Term (6)：

5J104AA43 ,  5J104AA46 ,  5J104JA07 ,  5J104NA02 ,  5J104NA39 ,  5J104NA42