Pat
J-GLOBAL ID：201403081199088594

デジタルシリコン光電子増倍管アレイに関する位置敏感な読み出しモード

Inventor：
フラヒ トマス

About フラヒ トマス


Applicant, Patent owner：
コーニンクレッカ フィリップス エヌ ヴェ

About コーニンクレッカ フィリップス エヌ ヴェ


Agent (3)： 津軽 進 ,  笛田 秀仙 ,  五十嵐 貴裕
Gazette classification：公表公報
Application number (International application number)：2014523426
Publication number (International publication number)：2014529923
Application date： Jul. 27, 2012
Publication date： Nov. 13, 2014
Summary：
光子検出器10は、光子の衝突に基づき、ブレイクダウンするよう構成される単一光子アバランシェダイオードSPAD検出器14を含む検出器アレイ12を有する。トリガー回路34は、上記検出器アレイのSPAD検出器のブレイクダウンに基づき、トリガー信号を生成するよう構成される。ラッチ20、22は、ブレイクダウンにある上記検出器アレイのSPAD検出器の位置座標を格納するよう構成される。ラッチは、上記トリガー回路により生成されるトリガー信号に基づき、ラッチするよう構成される。ラッチは、上記検出器アレイの対応する行のSPAD検出器の論理的「OR」組合せにそれぞれ接続される行ラッチ22と、上記検出器アレイの対応する列のSPAD検出器の論理的「OR」組合せにそれぞれ接続される列ラッチ20とを含むことができる。時間デジタル変換器TDC回路28が、上記トリガー信号に関するデジタル時間スタンプを生成することができる。
Claim (excerpt)：
光子検出器を有する装置であって、前記光子検出器が、 光子の衝突に基づき、ブレイクダウンするよう構成される単一光子アバランシェダイオード検出器を備える検出器アレイと、 前記検出器アレイの単一光子アバランシェダイオード検出器のブレイクダウンに基づき、トリガー信号を生成するよう構成されるトリガー回路と、 ブレイクダウンにある前記検出器アレイの単一光子アバランシェダイオード検出器の位置座標を格納するよう構成され、前記トリガー回路により生成されるトリガー信号に基づき、ラッチするよう構成されるラッチとを含む、装置。
IPC (6)：
H04N 5/374 ,  G01T 1/17 ,  G01T 1/24 ,  G01T 1/20 ,  G01T 1/161 ,  H01L 31/10
FI (7)：
H04N5/335 745 ,  G01T1/17 G ,  G01T1/24 ,  G01T1/20 E ,  G01T1/20 G ,  G01T1/161 C ,  H01L31/10 G
F-Term (33)：
2G188AA02 ,  2G188AA25 ,  2G188CC23 ,  2G188CC32 ,  2G188DD02 ,  2G188DD05 ,  2G188EE06 ,  2G188EE31 ,  4C188EE02 ,  4C188FF07 ,  4C188GG19 ,  4C188GG21 ,  4C188JJ02 ,  4C188JJ05 ,  4C188KK05 ,  4C188KK15 ,  5C024AX11 ,  5C024AX16 ,  5C024CX41 ,  5C024GX15 ,  5C024GY39 ,  5C024HX03 ,  5C024HX17 ,  5C024HX23 ,  5C024HX31 ,  5C024HX55 ,  5F049MA07 ,  5F049MB02 ,  5F049NB05 ,  5F049RA02 ,  5F049RA08 ,  5F049SS03 ,  5F049UA14
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM