Pat

J-GLOBAL ID：201503020632079669

高移動度トランジスタおよびその製造方法

Inventor： 須田 良幸 ,  塚本 貴広 ,  玉生 啓 ,  本橋 叡 ,  広瀬 信光 ,  笠松 章史
Applicant, Patent owner： 国立大学法人東京農工大学 ,  国立研究開発法人情報通信研究機構
Agent (2)： 大渕 美千栄 ,  布施 行夫
Gazette classification：公開公報
Application number (International application number)：2014023730
Publication number (International publication number)：2015153775
Application date： Feb. 10, 2014
Publication date： Aug. 24, 2015
Summary：

【課題】高い相互コンダクタンスを有することができる高移動度トランジスタを提供する。【解決手段】本発明に係る高移動度トランジスタ100は、キャリア供給層50上に設けられた第2スペーサー60層と、第2スペーサー層60上に設けられ、溝部70aが形成されたキャップ層70と、キャップ層70上に設けられたソース電極82およびドレイン電極84と、第2スペーサー層60上であって溝部70a内に設けられたゲート電極80と、を含み、チャネル層30の材質は、Si1-αGeα(0≦α≦1)であり、第1スペーサー層40の材質は、Si1-βGeβ(0≦β≦1)であり、キャリア供給層50の材質は、Si1-γGeγ(0≦γ≦1)であり、第2スペーサー層60の材質は、Si1-δGeδ(0<δ≦1)であり、キャップ層70の材質は、Si1-εGeε(0≦ε<1)であり、δおよびεは、ε<δの関係を満たす。【選択図】図1

Claim (excerpt)：

チャネル層と、 前記チャネル層上に設けられた第1スペーサー層と、 前記第1スペーサー層上に設けられたキャリア供給層と、 前記キャリア供給層上に設けられた第2スペーサー層と、 前記第2スペーサー層上に設けられ、溝部が形成されたキャップ層と、 前記キャップ層上に設けられたソース電極およびドレイン電極と、 前記第2スペーサー層上であって前記溝部内に設けられたゲート電極と、 を含み、 前記チャネルの材質は、Si1-αGeα(0≦α≦1)であり、 前記第1スペーサーの材質は、Si1-βGeβ(0≦β≦1)であり、 前記キャリア供給層の材質は、Si1-γGeγ(0≦γ≦1)であり、 前記第2スペーサーの材質は、Si1-δGeδ(0<δ≦1)であり、 前記キャップ層の材質は、Si1-εGeε(0≦ε<1)であり、 前記δおよび前記εは、ε<δの関係を満たす、高移動度トランジスタ。

IPC (5)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/205 ,  H01L 21/308

FI (3)：

H01L29/80 H ,  H01L21/205 ,  H01L21/308 B

F-Term (43)：

5F043AA07 ,  5F043AA09 ,  5F043BB01 ,  5F043BB12 ,  5F043FF01 ,  5F045AA19 ,  5F045AB02 ,  5F045AB03 ,  5F045AB04 ,  5F045AB05 ,  5F045AC16 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AE13 ,  5F045AE15 ,  5F045AE17 ,  5F045AF03 ,  5F045BB16 ,  5F045CA07 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GK02 ,  5F102GK08 ,  5F102GL02 ,  5F102GL03 ,  5F102GM02 ,  5F102GM08 ,  5F102GN02 ,  5F102GQ04 ,  5F102GR01 ,  5F102GR04 ,  5F102GS01 ,  5F102GS04 ,  5F102GT01 ,  5F102GV07 ,  5F102HC15