Pat
J-GLOBAL ID：201503092184208002

半導体装置、及びスイッチング制御方法

Inventor：
大淵 真理

About 大淵 真理


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (3)： 伊東 忠重 ,  伊東 忠彦 ,  山口 昭則
Gazette classification：公開公報
Application number (International application number)：2013145663
Publication number (International publication number)：2015018961
Application date： Jul. 11, 2013
Publication date： Jan. 29, 2015
Summary：
【課題】不純物のドープなしに、室温で良好なスイッチング特性を有する半導体装置を提供する。【解決手段】半導体装置は、第1グラフェン層L1と第2グラフェン層L2を有しドープされた不純物を含まない二層グラフェン11と、前記二層グラフェンの前記第1グラフェン層の側に第1絶縁層18を介して配置される第1電極と、前記二層グラフェンの前記第2グラフェン層の側に第2絶縁層17を介して配置される第2電極と、を有し、前記二層グラフェンは、前記第1電極と前記第2電極に印加される電圧に応じて、前記第1グラフェン層と前記第2グラフェン層の間に(1.2±0.01)×1013 cm-2の電荷密度差を保ったまま、第1導電型の特性と第2導電型の特性を切り換え可能に示す。【選択図】図2
Claim (excerpt)：
第1グラフェン層と第2グラフェン層を有し、ドープされた不純物を含まない二層グラフェンと、 前記二層グラフェンの前記第1グラフェン層の側に第1絶縁層を介して配置される第1電極と、 前記二層グラフェンの前記第2グラフェン層の側に第2絶縁層を介して配置される第2電極と、 を有し、前記二層グラフェンは、前記第1電極と前記第2電極に印加される電圧に応じて、前記第1グラフェン層と前記第2グラフェン層の間に(1.2±0.01)×1013 cm-2の電荷密度差を保ったまま、第1導電型の特性と第2導電型の特性を切り換え可能に示すことを特徴とする半導体装置。
IPC (11)：
H01L 29/786 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 29/66 ,  H01L 29/06 ,  H01L 21/28 ,  H01L 29/41 ,  H01L 51/05 ,  H01L 51/30 ,  H01L 51/40 ,  B82Y 30/00
FI (13)：
H01L29/78 618B ,  H01L27/08 321C ,  H01L29/66 T ,  H01L29/06 601N ,  H01L21/28 301B ,  H01L29/44 L ,  H01L29/44 Y ,  H01L29/28 100A ,  H01L29/28 250E ,  H01L29/28 310E ,  H01L29/28 370 ,  B82Y30/00 ,  H01L29/78 617N
F-Term (28)：
4M104AA10 ,  4M104BB36 ,  4M104DD43 ,  4M104DD45 ,  4M104DD68 ,  4M104FF01 ,  4M104GG08 ,  4M104HH20 ,  5F048AC03 ,  5F048BA14 ,  5F048BA16 ,  5F048BB02 ,  5F048BB09 ,  5F048BC02 ,  5F048BE08 ,  5F110DD01 ,  5F110DD05 ,  5F110DD12 ,  5F110EE28 ,  5F110EE30 ,  5F110EE43 ,  5F110FF02 ,  5F110FF36 ,  5F110GG01 ,  5F110GG41 ,  5F110HK32 ,  5F110NN02 ,  5F110QQ14
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM