Pat
J-GLOBAL ID：201103015114864898

半導体装置およびその製造方法

Inventor：
中払 周

About 中払 周


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 堀口 浩
Gazette classification：公開公報
Application number (International application number)：2010084325
Publication number (International publication number)：2011216714
Application date： Mar. 31, 2010
Publication date： Oct. 27, 2011
Summary：
【課題】 本発明の半導体装置は、良好なカットオフ特性と高速動作とを両立して改善できる。【解決手段】 本発明の半導体装置は、基板と、基板上に形成され、バンドギャップが生成されたグラフェンを有するチャネル領域と、チャネル領域の両側に形成され、チャネル領域のグラフェンに比して小さいバンドギャップが生成されたグラフェンを有するソース/ドレイン領域と、ソース/ドレイン領域のチャネルに接する部分の上に、夫々形成された第1および第2のゲート電極と、を備えることを特徴とする。【選択図】図3
Claim (excerpt)：
基板と、 前記基板上に形成され、バンドギャップが生成されたグラフェンを有するチャネル領域と、 前記チャネル領域の両側に形成され、前記チャネル領域のグラフェンに比して小さいバンドギャップが生成されたグラフェンを有するソース/ドレイン領域と、 前記ソース/ドレイン領域の前記チャネルに接する部分の上に、夫々形成された第1および第2のゲート電極と、 を備えることを特徴とする半導体装置。
IPC (3)：
H01L 29/786 ,  H01L 51/05 ,  H01L 51/30
FI (5)：
H01L29/78 618B ,  H01L29/78 616V ,  H01L29/78 617N ,  H01L29/28 100A ,  H01L29/28 250E
F-Term (22)：
5F110AA06 ,  5F110AA09 ,  5F110BB04 ,  5F110CC01 ,  5F110DD01 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110EE02 ,  5F110EE09 ,  5F110EE28 ,  5F110EE30 ,  5F110FF01 ,  5F110FF09 ,  5F110FF27 ,  5F110FF40 ,  5F110GG01 ,  5F110GG28 ,  5F110GG30 ,  5F110GG33 ,  5F110HJ12 ,  5F110QQ17
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM