Art

J-GLOBAL ID：201602215302460435   Reference number：16A0925238

High Performance of Cache by Dynamic Control to Area Division

キャッシュの分割領域の動的管理による高速化

Author (4)： TONE MAIKA (三重大 大学院工学研究科) ,  SASAKI TAKAHIRO (三重大 大学院工学研究科) ,  FUKAZAWA YUKI (三重大 大学院工学研究科) ,  KONDO TOSHIO (三重大 大学院工学研究科)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 116  Issue： 177(CPSY2016 10-40)  Page： 119-124  Publication year： Aug. 01, 2016 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *cache memory ,  speedup ,  *segmentation ,  *multiprocessor system ,  granularity (computer) ,  data storage ,  memory element ,  *memory allocation ,  algorithm ,  performance evaluation ,  benchmark ,  program execution ,  multi-core processor
Semi thesaurus term： cache memory ,  multi-core ,  segmentation ,  data sharing ,  memory cell

JST classification (1)： Memory systems  (JC02040V)

Terms in the title (2)： キャッシュ ,  高速化