Art

J-GLOBAL ID：201602218465268550   Reference number：16A0361875

InAsナノワイヤ/CMOS集積回路のLOCへの応用

Author (6)： SHIMAMOTO ISSEI (上智大 理工) ,  TADA TOMOFUMI (上智大 理工) ,  OGINO TAKEHIRO (上智大 理工) ,  ASAKURA KEITA (上智大 理工) ,  SHIMOMURA KAZUHIKO (上智大 理工) ,  WAHO TAKAO (上智大 理工)
Material： 電子情報通信学会大会講演論文集(CD-ROM)  (電子情報通信学会ソサイエティ大会講演論文集(CD-ROM))
Volume： 2016  Issue： 総合大会  Page： ROMBUNNO.C-10-13  Publication year： Mar. 01, 2016 
JST Material Number： G0508B  ISSN： 1349-144X  Document type： Proceedings
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *indium arsenide ,  *nanowire ,  *semiconductor integrated circuit ,  CMOS structure ,  equipment ,  clinical laboratory test ,  electrical conductivity ,  CMOS IC ,  MOS structure
Semi thesaurus term： InAs ,  lab-on-a-chip

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Terms in the title (4)： InAs ,  ナノワイヤ ,  CMOS集積回路 ,  応用