Art

J-GLOBAL ID：201602232562825479   Reference number：16A0925227

Efficient implementation method of a compact HTM into processor cores

プロセッサコアへの小規模ハードウェアトランザクショナルメモリ実装手法

Author (4)： SAKURADA TAKAHIRO (三重大 大学院工学研究科) ,  SASAKI TAKAHIRO (三重大 大学院工学研究科) ,  FUKAZAWA YUKI (三重大 大学院工学研究科) ,  KONDO TOSHIO (三重大 大学院工学研究科)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 116  Issue： 177(CPSY2016 10-40)  Page： 45-50  Publication year： Aug. 01, 2016 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *advanced control ,  *buffer memory ,  addressing system ,  data management ,  data update ,  hash function ,  simulation ,  *parallel processing ,  lock (computer) ,  shared memory ,  program execution ,  transaction processing ,  *microprocessor ,  scheduling ,  version management ,  performance simulation ,  multi-core processor
Semi thesaurus term： ハードウェアトランザクショナルメモリ ,  ストアバッファ ,  conflict detection

JST classification (1)： Control systems  (JC02030K)

Terms in the title (6)： プロセッサコア ,  小規模 ,  ハードウェア ,  トランザクショナルメモリ ,  実装 ,  手法