Art

J-GLOBAL ID：201702244393581717   Reference number：17A0243040

A Memory Reduction with Neuron Pruning for a Convolutional Neural Network: Its FPGA Realization

畳込みニューラルネットワークのニューロン刈りによるメモリ量削減とFPGA実現について

Author (4)： FUJII TOMOYA (東京工大) ,  SATO SHIMPEI (東京工大) ,  NAKAHARA HIROKI (東京工大) ,  MOTOMURA MASATO (北大 大学院情報科学研究科)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 116  Issue： 415(VLD2016 70-101)  Page： 55-60  Publication year： Jan. 16, 2017 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *neuron ,  *memory capacity ,  *reduction ,  *pruning(fruit tree) ,  *packaging(mounting) ,  image recognition ,  equipment ,  *neural network(biomodel) ,  learning ,  connection ,  FPGA ,  memory(computer) ,  time ,  consumed electric power ,  microprocessor ,  special purpose processor
Semi thesaurus term： *畳込みニューラルネットワーク ,  *FPGA Implementation ,  embedded device ,  deep neural network ,  memory access ,  on-chip memory ,  delay time ,  graphical processing unit

JST classification (4)： Semiconductor integrated circuit  (NC03162T) ,  Artificial intelligence  (JE08000Z) ,  Pattern recognition  (JE07000S) ,  Graphic and image processing in general  (JE04010I)

Reference (20)：

• S. Anwar, K. Hwang and W. Sung, “Structured pruning of deep convolutional neural networks,” Computer Research Repository (CoRR), Dec., 2015. https://arxiv.org/ftp/arxiv/papers/1512/1512.08571.pdf
• Caffe: Deep learning framework, http://caffe.berkeleyvision.org/
• Chainer: A powerful, flexible, and intuitive framework of neural networks, http://chainer.org/
• S. Chakradhar, M. Sankaradas, V. Jakkula and S. Cadambi, “A dynamically configurable coprocessor for convolutional neural networks,” Annual Int'l Symp. on Computer Architecture (ISCA), 2010, pp.247-257.
• The CIFAR-10 data set, http://www.cs.toronto.edu/kriz/cifar.html

Terms in the title (3)： 畳込みニューラルネットワーク ,  ニューロン ,  FPGA