Art

J-GLOBAL ID：201702274564813011   Reference number：17A0526186

MILP Approach to Skew-Aware High Level Synthesis

スキュー調整を考慮した高位合成のMILP定式化

Author (2)： SHIMURA KAI (北陸先端科学技術大学院大) ,  KANEKO MINEO (北陸先端科学技術大学院大)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 116  Issue： 478(VLD2016 102-130)  Page： 97-102  Publication year： Feb. 22, 2017 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *signal distortion ,  *adjustment ,  *system design ,  *linear programming ,  *formulation ,  circuit design ,  velocity ,  scheduling ,  resource allocation ,  optimization problem ,  operation(mathematics) ,  multiplexer
Semi thesaurus term： *MILP ,  clock skew ,  *skew ,  *high level synthesis ,  mixed integer linear programming ,  action velocity

JST classification (1)： General  (NC03161C)

Reference (6)：

• J. P. Fishburn, ′′Clock Skew Optimization′′, IEEE Trans. Computer, vol.39, no.7, pp.945-951, 1990.
• T. Obata, M.Kaneko, ′′Enlarging The Solution Space For Schedulability Based On Skew Optimization′′, SLDM, 2008.
• K. Inoue, M. Kaneko, ′′Multiplexer Minimization Based on Complete ILP Description of High-Level Synthesis′′, VLD, 2009.
• Mac Y.C. Kao, Kun-Ting Tsai, Shih-Chieh Chang, ′′A Fault Detection and Tolerance Archtecture for Post-Silicon Skew Tuning′′, IEEE VLSI Systems, vol.29, no.7, July, 2015.
• K. Inoue, M. Kaneko, ′′Register Binding and Domain Assign-ment for Multi-Domain Clock Skew Scheduling-Aware High-Level Synthesis′′, 13th Int'l Symposium on Quality Elec-tronic Design, IEEE, 2012.

Terms in the title (4)： スキュー ,  高位合成 ,  MILP ,  定式化