Pat
J-GLOBAL ID：201803010286336281
圧電素子の製造方法
Inventor：
,
,
,
Applicant, Patent owner：
,
Agent (3)：
矢作 和行
, 野々部 泰平
, 久保 貴則
Gazette classification：特許公報
Application number (International application number)：2013158532
Publication number (International publication number)：2015032587
Patent number：6225544
Application date： Jul. 31, 2013
Publication date： Feb. 16, 2015
Claim (excerpt)：
【請求項1】 所定の面方位を一面に有する基板(10)を準備する基板準備工程と、
前記一面上に、PVDもしくはCVDを用いて、下部電極(20)を成膜する下部電極成膜工程と、
前記基板および前記下部電極を所定温度に保ちつつ、前記下部電極上に、PVDもしくはCVDを用いて、圧電体からなる圧電薄膜(30)を成膜する圧電薄膜成膜工程と、
前記圧電薄膜を変形させるために、前記下部電極との間に電圧を印加するための上部電極(40)を前記圧電薄膜上に成膜する上部電極成膜工程と、を備え、
前記基板準備工程は、Siの単結晶からなる基体(12)の(001)表面上に、γ-Al2O3からなるバッファ層(14)を、PVDもしくはCVDにより成膜する工程を有し、
前記圧電薄膜成膜工程において、前記所定温度として700°C以上を保ちつつ、前記圧電体としてPZTを主成分とする前記圧電薄膜を成膜することを特徴とする圧電素子の製造方法。
IPC (9)：
H01L 41/316 ( 201 3.01)
, H01L 41/047 ( 200 6.01)
, H01L 41/187 ( 200 6.01)
, H01L 41/09 ( 200 6.01)
, H01L 41/29 ( 201 3.01)
, H01L 41/318 ( 201 3.01)
, G02B 26/08 ( 200 6.01)
, G02B 26/10 ( 200 6.01)
, B81B 3/00 ( 200 6.01)
H01L 41/316
, H01L 41/047
, H01L 41/187
, H01L 41/09
, H01L 41/29
, H01L 41/318
, G02B 26/08 E
, G02B 26/10 104 Z
, B81B 3/00
Cited by examiner (8)
Show all
Return to Previous Page
