Pat
J-GLOBAL ID:201803010339002089

演算処理装置およびその制御方法

Inventor:
Applicant, Patent owner:
Agent (6): 大塚 康徳 ,  大塚 康弘 ,  高柳 司郎 ,  木村 秀二 ,  下山 治 ,  永川 行光
Gazette classification:公開公報
Application number (International application number):2017040919
Publication number (International publication number):2018147182
Application date: Mar. 03, 2017
Publication date: Sep. 20, 2018
Summary:
【課題】複数の処理ノードを用いる演算処理をより少ないメモリサイズで実行可能とする。【解決手段】複数の処理ノードを用いて構成される階層型ネットワークを利用して演算処理を実行する演算処理装置は、複数の処理ノードの各々が演算処理に利用するパラメータと複数の処理ノードの各々における演算処理の演算結果とを記憶する記憶手段と、階層型ネットワークの構成に基づいて、当該階層型ネットワークにおける少なくとも1つの階層において演算結果データ及びパラメータのバッファ方式を切換えるバッファ制御手段と、を有する。【選択図】図1
Claim (excerpt):
複数の処理ノードを用いて構成される階層型ネットワークを利用して処理を実行する演算処理装置であって、 前記複数の処理ノードの各々が演算処理に利用するパラメータと、前記複数の処理ノードの各々における演算処理の演算結果と、を記憶する記憶手段と、 前記階層型ネットワークの構成に基づいて、該階層型ネットワークにおける少なくとも1つの階層において、前記記憶手段における前記パラメータ及び前記演算結果のバッファ方式を切換えるバッファ制御手段と、 を有することを特徴とする演算処理装置。
IPC (3):
G06N 3/04 ,  G06F 17/10 ,  G06F 13/38
FI (3):
G06N3/04 ,  G06F17/10 A ,  G06F13/38 340C
F-Term (2):
5B056BB26 ,  5B077BA02
Patent cited by the Patent:
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page