半導体積層膜の製造方法、および半導体積層膜

Inventor： , , , , , , , ,
Applicant, Patent owner： ,
Agent (2)：大渕美千栄 , 布施行夫
Gazette classification：再公表公報
Application number (International application number)：JP2017025436
Publication number (International publication number)：WO2018012546
Application date： Jul. 12, 2017
Publication date： Jan. 18, 2018
Summary：

本発明に係る半導体積層膜の製造方法は、シリコン基板上に、スパッタ法によって、シリコンおよびゲルマニウムを含む半導体層を形成する工程を含み、スパッタ法において、半導体層の成膜温度は、500°C未満であり、かつ、半導体層の成膜圧力は、1mTorr以上11mTorr以下であり、または、半導体層の成膜温度は、600°C未満であり、かつ、半導体層の成膜圧力は、2mTorr以上5mTorr未満であり、スパッタガスにおける水素ガスの体積比は、0.1%未満であり、半導体層の厚さをt(nm)とし、半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、t≦0.881×x-4.79の関係を満たす。

Claim (excerpt)：

シリコン基板上に、スパッタ法によって、シリコンおよびゲルマニウムを含む半導体層を形成する工程を含み、前記スパッタ法において、前記半導体層の成膜温度は、500°C未満であり、かつ、前記半導体層の成膜圧力は、1mTorr以上11mTorr以下であり、または、前記半導体層の成膜温度は、600°C未満であり、かつ、前記半導体層の成膜圧力は、2mTorr以上5mTorr未満であり、スパッタガスにおける水素ガスの体積比は、0.1%未満であり、前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、 t≦0.881×x-4.79 の関係を満たす、半導体積層膜の製造方法。

IPC (14)：

H01L 21/203 , H01L 21/338 , H01L 29/778 , H01L 29/812 , H01L 29/861 , H01L 29/868 , H01L 21/329 , H01L 29/88 , H01L 29/66 , H01L 29/06 , H01L 21/331 , H01L 29/737 , C23C 14/06 , C23C 14/34

FI (9)：

H01L21/203 , H01L29/80 H , H01L29/91 F , H01L29/88 , H01L29/66 T , H01L29/06 601W , H01L29/72 H , C23C14/06 E , C23C14/34 R

F-Term (54)：

4K029AA06 , 4K029AA24 , 4K029BA52 , 4K029BB02 , 4K029BD01 , 4K029CA05 , 4K029DC02 , 4K029DC16 , 4K029DC34 , 4K029DC35 , 4K029EA03 , 4K029EA05 , 4K029EA08 , 5F003AZ03 , 5F003BB90 , 5F003BC02 , 5F003BC90 , 5F003BE90 , 5F003BF06 , 5F003BG06 , 5F003BM01 , 5F003BP31 , 5F102GB01 , 5F102GC01 , 5F102GJ03 , 5F102GK02 , 5F102GL02 , 5F102GM02 , 5F102GN02 , 5F102GR01 , 5F102GR04 , 5F102GS04 , 5F102GV05 , 5F102GV07 , 5F102GV08 , 5F103AA08 , 5F103BB22 , 5F103DD30 , 5F103GG01 , 5F103HH03 , 5F103KK07 , 5F103KK10 , 5F103LL07 , 5F103LL09 , 5F103LL11 , 5F103LL20 , 5F103NN01 , 5F103NN04 , 5F103NN06 , 5F103PP02 , 5F103PP03 , 5F103PP04 , 5F103RR05 , 5F103RR07

Return to Previous Page