Art

J-GLOBAL ID：202002279943209606   Reference number：20A0995642

Design Method of C-2C D/A Converter Using Integer Capacitance Ratio

整数容量比を用いたC-2C D/A変換器の設計手法

Author (4)： SEKINE SATOSHI (東京理科大学理工学研究科電気工学専攻) ,  MATSUURA TATSUJI (東京理科大学理工学部電気電子情報工学科) ,  KISHIDA RYO (東京理科大学理工学部電気電子情報工学科) ,  HYOGO AKIRA (東京理科大学理工学部電気電子情報工学科)
Material： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
Volume： 140  Issue： 2  Page： 194-203(J-STAGE)  Publication year： 2020 
JST Material Number： S0810A  ISSN： 0385-4221  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *digital to analog converter ,  *technology ,  electric power consumption ,  velocity ,  stray capacity ,  capacity
Semi thesaurus term： DA converter ,  *design technique ,  action velocity ,  parasitic capacitance

Author keywords (12)： 容量型D/A変換器 ,  C-2C DAC ,  非2進DAC ,  寄生容量 ,  容量ミスマッチ ,  非接地点 ,  Capacitive D/A Converter (CDAC) ,  C-2C DAC ,  Non-binary DAC ,  Parasitic capacitance ,  Capacitor mismatch ,  Floating node

JST classification (2)： AD/DA conversion circuits  (NC05080M) ,  Semiconductor integrated circuit  (NC03162T)

Reference (17)：

• (1) Y. S. Yee, L. M. Terman, and L. G. Heller : “A two-stage weighted capacitor network for D/A-A/D conversion”, IEEE J. Solid-State Circuits, Vol. 14, No. 4, pp. 778-781 (1979)
• (2) S. P. Singh, A. Prabhakar, and A. B. Bhattcharyya : “C-2C Ladder-Based D/A Converters for PCM codecs”, IEEE J. Solid-State Circuits, Vol. SC-22, No. 6, pp. 1197-1200 (1987)
• (3) L. Cong : “Pseudo C-2C Ladder-Based Data Converter Technique”, IEEE Trans. Circuits Syst. II, Analog Digit. Signal Process., Vol. 48, No. 10, pp. 927-929 (2001)
• (4) E. Alpman, H. Lakdawala, L. R. Carley, and K. Soumyanath : “A 1.1V 50mW 2.5GS/s 7b Time-Interleaved C-2C SAR ADC in 45nm LP digital CMOS”, IEEE International Solid-State Circuits Conference - Digest of Technical Papers, San Francisco, CA, pp. 76-77, 77a (2009)
• (5) J. Yang, T. L. Naing, and R. W. Brodersen : “A 1 GS/s 6 bit 6.7 mW Successive Approximation ADC Using Asynchronous Processing”, IEEE Journal of Solid-State Circuits, Vol. 45, No. 8, pp. 1469-1478 (2010)

Terms in the title (3)： 整数 ,  変換器 ,  設計手法