Pat

J-GLOBAL ID：202103020714191421

TFT素子の配列方法および配列装置

Inventor： 川合 健太郎
Applicant, Patent owner： 国立大学法人大阪大学
Agent (3)： 上代 哲司 ,  神野 直美 ,  清水 敏
Gazette classification：公開公報
Application number (International application number)：2019154604
Publication number (International publication number)：2021034608
Application date： Aug. 27, 2019
Publication date： Mar. 01, 2021
Summary：

【課題】従来の20μm超〜mmサイズのTFT素子だけでなく、20μm以下の大量のTFT素子であっても、配列方向を制御しつつ、歩留まり100%で配列することができるTFT素子の配列技術を提供する。【解決手段】分割されたTFT素子を所望する基板の上に配列する配列方法であり、1本の流路が2本の流路に分岐する第1のマイクロ流路の分岐前の流路側から長軸方向に対して非対称な形状のTFT素子を流体と共に送り込んで搬送しながら、TFT素子の表裏に応じてTFT素子を2本の流路のいずれかに分離して、自動的に送り出す表裏自動分離工程と、送り出されてきた複数のTFT素子をバイパス部およびバイパス部よりも流量の大きいトラップ部を有する第2のマイクロ流路に流体と共に送り込み、トラップ部でTFT素子を順次捕捉して、表裏の揃ったTFT素子を自動的に配列させる自動配列工程とを備えているTFT素子の配列方法。【選択図】図1

Claim (excerpt)：

単結晶シリコン基板上に形成された後、所定の形状に分割された複数のTFT素子を、所望するサイズおよび材質の基板の上に、表裏を揃えて配列するTFT素子の配列方法であって、 1本の流路が途中から2本の流路に分岐するように形成された第1のマイクロ流路の分岐前の流路側から、長軸方向に対して非対称な形状に形成された前記複数のTFT素子を、流体と共に送り込んで搬送しながら、前記流体から前記TFT素子に掛かる圧力の分布によって、前記TFT素子の表裏に応じて、前記複数のTFT素子を前記2本の流路のいずれかに分離して、自動的に前記TFT素子の表裏を揃えて送り出す表裏自動分離工程と、 表裏が揃えられて送り出されてきた前記複数のTFT素子を、バイパス部および前記バイパス部よりも流量の大きい複数のトラップ部を有する第2のマイクロ流路に、前記流体と共に送り込み、前記複数のトラップ部において、前記TFT素子を順次捕捉することにより、表裏の揃った前記複数のTFT素子を自動的に所定の位置に配列させる自動配列工程とを備えていることを特徴とするTFT素子の配列方法。

IPC (3)：

H01L 21/336 ,  H01L 29/786 ,  B81B 1/00

FI (2)：

H01L29/78 627D ,  B81B1/00

F-Term (17)：

3C081AA11 ,  3C081AA17 ,  3C081BA23 ,  3C081CA02 ,  3C081CA23 ,  3C081CA31 ,  3C081CA32 ,  3C081CA40 ,  3C081DA03 ,  3C081DA06 ,  3C081DA10 ,  3C081EA11 ,  5F110AA30 ,  5F110BB01 ,  5F110DD02 ,  5F110GG02 ,  5F110QQ16