Proj
J-GLOBAL ID:202204020029259782
Research Project code:14538653
完全結晶ゲート絶縁膜を有する高速半導体素子の開発
完全結晶ゲート絶縁膜を有する高速半導体素子の開発
Study period:2014 - 2015
Organization (1):
Research responsibility:
(
, 基礎工学研究科, 准教授 )
Research overview:
Ge MISFETの微細化のためには,より小さなEOTを得られるhigh-k/Ge直接接合が望ましい.そこで,Ge(111)とLa2O3(001)が原子マッチングすることに注目し,高品質なエピタキシャルhigh-k/Ge(111)直接接合の形成を行った.その結果,PLDによりGe(111)基板上に300°C以下の低温で,EOT 2 nm以下のLa2O3をエピタキシャル成長させることに成功し,PMAにより良好なリーク特性が得られることを示した.さらに,界面状態をXPSで調べたところ,誘電率の低いGeO2や電気特性を悪化させるGe-La結合は見られず,Ge-O-Laのように酸素を介した良好な結合が形成されていることが分かった.これらは,high-k/Ge直接接合をもつMISFET実現のための基礎的な成果となり得ると考えられる.
Terms in the title (4):
Terms in the title
Keywords automatically extracted from the title.
,
,
,
Research program:
>
>
>
Organization with control over the research:
Japan Science and Technology Agency
Return to Previous Page