Pat

J-GLOBAL ID：202403011384004444

演算装置、及び演算方法

Inventor： 飯田 全広 ,  尼崎 太樹 ,  古賀 大顕
Applicant, Patent owner： 国立大学法人 熊本大学
Agent (4)： 棚井 澄雄 ,  鈴木 慎吾 ,  飯田 雅人 ,  宮本 龍
Gazette classification：特許公報
Application number (International application number)：2019211774
Publication number (International publication number)：2021082221
Patent number：7437593
Application date： Nov. 22, 2019
Publication date： May. 27, 2021
Claim (excerpt)：

【請求項1】 複数の入力値および演算結果に要求される誤差情報を受け付ける受付部と、 前記受付部が受け付けた前記誤差情報に基づいて、加算に使用する複数の前記入力値の各々の最上位ビットからの桁数を設定する設定部と、 前記設定部が設定した最上位ビットからの前記桁数に基づいて、複数の前記入力値の各々の最上位ビットから前記設定部が設定した前記桁数まで、前記受付部が前記最上位ビットからKビット(Kは、K>0の整数)毎に出力した複数の前記入力値の各々の加算を、前記最上位ビットからKビット毎に行う演算部と、 前記演算部による加算結果を、L(Lは、L>0の整数)クロック後から、Kビット毎に最上位ビットから出力する出力部と を備える演算装置。

IPC (1)：

G06F 7/505 ( 200 6.01)

FI (1)：

G06F 7/505

Patent cited by the Patent：

Cited by examiner (2)

• 演算処理用半導体回路および演算処理方法
  Gazette classification：再公表公報   Application number：JP1998005720   Applicant：大見忠弘, ユーシーティー株式会社, アイ・アンド・エフ株式会社
• 特開昭58-084343