文献

J-GLOBAL ID：201602246599300096   整理番号：16A0975633

LPDDR4チャネルにおけるウエハレベルAP試験のための信号/パワー完全性を備えた多層プローブカードの設計【Powered by NICT】

Multi-layer probe card design with signal/power integrity for wafer-level AP test in LPDDR4 channel

著者 (10件)： Song Jinwook (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Kim Jonghoon (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Park Shinyoung (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Lee Eunjung (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Kim Joungho (Department of Electrical Engineering, Korea Advanced Institute of Science and Technology, Daejeon, South Korea) ,  Park Jeoung Keun (Wafer Inspection Leading Lab, Will-technology Co., LTD, Suwon, South Korea) ,  Park Jong Hyun (Wafer Inspection Leading Lab, Will-technology Co., LTD, Suwon, South Korea) ,  Bang Yoon Hee (Wafer Inspection Leading Lab, Will-technology Co., LTD, Suwon, South Korea) ,  Kim Il (Wafer Inspection Leading Lab, Will-technology Co., LTD, Suwon, South Korea) ,  Nam Seungki (Product &Test Engineering Team, System LSI, Semiconductor Biz. Samsung Electronics Co., LTD., Suwon, South Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： EMC  ページ： 547-552  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： LPDDR4チャネル仕様でウエハレベルモバイルアプリケーションプロセッサ(AP)チップを試験するために設計したプローブヘッドと多層セラミック(MLC)基板から成る垂直プローブカード。以前に設計したプローブカードと比較して,新たに開発したプローブカードは,3.2Gbps速度で動作するウエハレベルAPチップを保証する信号と電力完全性を改善した。本論文では,クロストーク雑音を低減し,安全帰還電流経路にプローブヘッドにおける基底コブラ形針葉と基底板の挿入を提案した。遠端漏話(FEXT)雑音とアイダイアグラムシミュレーションでは,提案したプローブヘッドにおけるFEXT雑音は,1.6GHzで20dBまでを抑制され,開眼サイズは速度の1.6Gbpsで18.3%から56.6%に増加した。測定も行い,シミュレーション結果と良く相関した。MLC基板設計では,ビアは改善された信号とパワーインテグリティのための遷移による各信号近くに補完した。アイダイアグラムシミュレーションでは,開眼電圧は3.2Gbpsで65.8%に拡大した。添加では,500以上の1uFデカップリングコンデンサの低電力分布ネットワーク(PDN)インピーダンスへのトップ層と基板の底部側上に実装した。記憶電力供給のためのPDNに寄生インダクタンスを低減するために,板の上部層に再配置したいくつかの電力面。記憶電力領域のPDNインピーダンス曲線はGHz領域以上では,ほぼ20dB低下した。移動APのスピード試験では,プローブカードを用いたウエハレベル試験における世界的な最速速度が設計したプローブカードは,3.1Gbpsまで良好に動作した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *完全性 ,  電力 ,  フィードバック ,  基底膜 ,  クロストーク ,  電力供給 ,  漏話 ,  雑音 ,  基底 ,  インピーダンス
準シソーラス用語： 寄生インダクタンス ,  低電力化 ,  デカップリングキャパシタ ,  パワーインテグリティ ,  *プローブカード , 【Automatic Indexing@JST】

分類 (2件)： 無線通信一般  (ND08010L) ,  音声処理  (JE05000E)

タイトルに関連する用語 (9件)： チャネル ,  ウエハレベル ,  Ap ,  試験 ,  パワー ,  完全性 ,  多層 ,  プローブカード ,  設計