文献

J-GLOBAL ID：201602268116326190   整理番号：16A0613461

位相補間法を用いた分周器低分数N周波数シンセサイザのための雑音低減技術【Powered by NICT】

A noise reduction technique for divider-less fractional-N frequency synthesizer using phase-interpolation technique

著者 (6件)： Narayanan Aravind Tharayil (Dept. of Phys. Electron., Tokyo Inst. of Technol., Tokyo, Japan) ,  Katsuragi Makihiko (Dept. of Phys. Electron., Tokyo Inst. of Technol., Tokyo, Japan) ,  Nakata Kengo (Dept. of Phys. Electron., Tokyo Inst. of Technol., Tokyo, Japan) ,  Terashima Yuki (Dept. of Phys. Electron., Tokyo Inst. of Technol., Tokyo, Japan) ,  Okada Kenichi (Dept. of Phys. Electron., Tokyo Inst. of Technol., Tokyo, Japan) ,  Matsuzawa Akira (Dept. of Phys. Electron., Tokyo Inst. of Technol., Tokyo, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ASP-DAC  ページ： 5-6  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,位相補間技術を用いたデバイダレス分数N周波数シンセサイザのための雑音低減技術を提案した。位相補間器は分割手術に使用される多相発生機構によってシステムに導入されたジッタを減少させるのを助ける。提案の周波数合成器は65nm CMOSプロセスで製作し,それから4.3~4.9GHzの範囲の周波数で動作することができた。測定した近接位相雑音は3.3mWの電力消費でキャリアから200kHzのオフセット,これは-246dBのFoMをもたらすで--113dBc/Hzである。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 位相雑音 ,  *周波数シンセサイザ ,  ジッタ ,  *位相 ,  電力消費 ,  *雑音低減 ,  *内挿法 ,  キャリア ,  多相 ,  *周波数 ,  *分周器 ,  オフセット ,  CMOS
準シソーラス用語： 発生機構 , 【Automatic Indexing@JST】

分類 (2件)： 音声処理  (JE05000E) ,  信号理論  (ND02020G)

タイトルに関連する用語 (6件)： 位相 ,  補間法 ,  分周器 ,  分数 ,  周波数シンセサイザ ,  雑音低減