文献

J-GLOBAL ID：201702213973947196   整理番号：17A0316935

新しいハードウェアフレンドリな三元演算子によるチェック三元巡回冗長【Powered by NICT】

Ternary cyclic redundancy check by a new hardware-friendly ternary operator

著者 (4件)： Sam Daliri Mahya (Faculty of Electrical and Computer Engineering, Shahid Beheshti University, G.C., Tehran, Iran) ,  Faghih Mirzaee Reza (Department of Computer Engineering, Shahr-e-Qods Branch, Islamic Azad University, Tehran, Iran) ,  Navi Keivan (Faculty of Electrical and Computer Engineering, Shahid Beheshti University, G.C., Tehran, Iran) ,  Bagherzadeh Nader (Department of Electrical Engineering and Computer Science, University of California, Irvine, USA)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 54  ページ： 126-137  発行年： 2016年 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 高ハードウェア効率の3値論理における巡回冗長検査のための新しい三元演算子を示した。CRCを計算するための三元演算子の本質的な性質を示した。CRC-16のゲートレベル実現例を示し,本論文で説明した。新しいおよび以前の演算子のトランジスタレベル実現も詳細に示した。本論文では,提案した演算子の使用は送信機と受信機側の1個の全演算子の排除などのハードウェア部品を減少させる三元SUMと比較してことを示した。添加では,HSPICEと32nm CNTFET技術によるシミュレーション結果は,以前に提示された(CCW CYCLE)に関して提案した演算子の実現方法の一つとして約20.6%のエネルギー低減を示した。さらに,五より少ないトランジスタは両演算子和とCCWとは対照的に,提案した演算子を設計するために必要である。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 送信機 ,  シミュレーション ,  *ハードウェア ,  受信機 ,  トランジスタ ,  三値論理
準シソーラス用語： CNTFET ,  HSPICE ,  巡回冗長検査 ,  *巡回 , 【Automatic Indexing@JST】

著者キーワード (6件)： CRC ,  CNTFET ,  誤り検出 ,  MVL ,  3値論理 ,  三元演算子

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (4件)： 演算子 ,  チェック ,  巡回 ,  冗長