文献

J-GLOBAL ID：201702217847159899   整理番号：17A0223227

SAT符号化ベースの故障分類を用いたテストデータ圧縮手法

A Test Pattern Compaction Method Using SAT-Based Fault Grouping

著者 (1件)： MATSUNAGA Yusuke (Department of Advanced Information Technology, Faculty of Information Science and Electronical Engineering, Kyushu University)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web))
巻： E99.A  号： 12  ページ： 2302-2309(J-STAGE)  発行年： 2016年 
JST資料番号： U0466A  ISSN： 1745-1337  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文は,大規模回路に適用可能なテストデータ圧縮アルゴリズムを示した。本提案手法は,テストデータ圧縮問題を互換性のある故障グループの最小セットを見つける問題として定式化した。又,障害グループの互換性を確認する効率的なアルゴリズムを提案した。実験結果は,本提案アルゴリズムが,2つの既存の方法,特に中間回路に対して類似,又は,より良好な結果を達成することを示した。(翻訳著者抄録)

シソーラス用語： *データ圧縮 ,  *符号化 ,  *分類 ,  設計 ,  データ
準シソーラス用語： *テストデータ圧縮 ,  *SAT符号化 ,  *故障分類 ,  アルゴリズム設計 ,  大規模データ

著者キーワード (3件)： ATPG ,  SAT ,  test pattern

分類 (3件)： 符号理論  (ND02030R) ,  計算理論  (JB02000A) ,  その他のシステムプログラミング  (JD03070M)

引用文献 (13件)：

• [1] S. Kajihara, I. Pomeranz, K. Kinoshita, and S.M. Reddy, “Cost-effective generation of minimal test sets for stuck-at faults in combinational logic circuits,” IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., vol.14, no.12, pp.1496-1504, Dec. 1995.
• [2] M. Davis and H. Putnam, “A computing procedure for quantification theory,” J. ACM, vol.7, no.3, pp.201-215, 1960.
• [3] T. Larrabee, “Test pattern generation using Boolean satisfiability,” IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., vol.11, no.1, pp.4-15, 1992.
• [4] M.W. Moskewicz, C.F. Madigan, Y. Zhao, L. Zhang, and S. Malik, “Chaff: Engineering an efficient SAT solver,” Proc. 38th Conference on Design Automation, DAC'01, pp.530-535, 2001.
• [5] J.P. Marques-Silva and K.A. Sakallah, “GRASP: A search algorithm for propositional satisfiability,” IEEE Trans. Comput., vol.48, no.5, pp.506-521, 1999.

タイトルに関連する用語 (4件)： SAT符号化 ,  故障分類 ,  テストデータ圧縮 ,  手法