文献
J-GLOBAL ID:201702230071748876   整理番号:17A0210948

シリコンCMOSとアンモニア-MBE成長させたGaN-HEMTとのモノリシック集積化のための技術的構築ブロックの開発

Development of technological building blocks for the monolithic integration of ammonia-MBE-grown GaN-HEMTs with silicon CMOS
著者 (7件):
資料名:
巻: 213  号:ページ: 917-924  発行年: 2016年04月 
JST資料番号: D0774A  ISSN: 1862-6300  CODEN: PSSABA  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: ドイツ (DEU)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本稿では,シリコン相補型金属酸化物半導体(CMOS)回路上にGaN高電子移動度トランジスター(HEMT)をモノリシック集積するための技術的手順を示す。本研究で開発したCMOS-ファーストアプローチは,有機金属化学気相成長(MOCVD)技術よりも大幅に低い温度で動作するアンモニア-ソースの分子線エピタキシー(アンモニア-MBE)技術に依存している。ウェーハ上にCMOSデバイスが存在しても,(Al,Ga)N材料の最高成長温度を920から830~850°Cに低下させることによって,GaNの結晶品質の劣化もHEMTデバイスの性能の低下もないことが分かった。更に,成長プロセスから生じる大きなストレスに耐え,関連する亀裂および層間剥離の問題を緩和することができる積層型誘電体を開発した。静電容量-電圧測定から,エピタキシャル構造を持つHEMTは,シリコン基板上における誘電体マスクが存在するために界面トラップも残留ドナーによる汚染も無いことを裏付ける鋭いピンチオフ挙動を伴う静電容量のプラトーを示すことが分かった。予備的な結果から,正常な電気的挙動を有する薄いバッファ層を持つHEMTデバイスは,低温で局所的に成長することが判明した。Copyright 2017 Wiley Publishing Japan K.K. All Rights reserved. Translated from English into Japanese by JST.
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 

前のページに戻る