文献

J-GLOBAL ID：201702252840443537   整理番号：17A0880568

bits/cellスプリットゲートフラッシュメモリセルのためのマクロSPICEモデル【Powered by NICT】

A macro SPICE model for 2-bits/cell split-gate flash memory cell

著者 (11件)： Liu Xiaonian (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, CAS, 865, Changning Road, Shanghai, China) ,  Liu Xiaonian (University of Chinese Academy of Sciences, 19A Yuquan Road, Beijing, China) ,  Liu Xiaonian (Shanghai Huahong Grace Semiconductor Manufacturing Corporation, 288 Halei Road, Shanghai, China) ,  Xu Yiran (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, CAS, 865, Changning Road, Shanghai, China) ,  Xu Yiran (University of Chinese Academy of Sciences, 19A Yuquan Road, Beijing, China) ,  Xu Yiran (Shanghai Huahong Grace Semiconductor Manufacturing Corporation, 288 Halei Road, Shanghai, China) ,  Fan Xiangquan (Shanghai Huahong Grace Semiconductor Manufacturing Corporation, 288 Halei Road, Shanghai, China) ,  Liao Mengxing (Shanghai Huahong Grace Semiconductor Manufacturing Corporation, 288 Halei Road, Shanghai, China) ,  Li Pingliang (Shanghai Huahong Grace Semiconductor Manufacturing Corporation, 288 Halei Road, Shanghai, China) ,  Zou Shichang (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, CAS, 865, Changning Road, Shanghai, China) ,  Zou Shichang (Shanghai Huahong Grace Semiconductor Manufacturing Corporation, 288 Halei Road, Shanghai, China)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 63  ページ： 75-80  発行年： 2017年 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： シリーズ連結トランジスタで構成したSPICEマクロモデルは,初めてのbits/cellスプリットゲートフラッシュメモリセルのIV挙動を記述するために提案した。モデルはセルの三つの異なるメモリ状態,すなわち,’11’,‘異なった温度( 40~125°C)での10′-と01′-を特徴としている。細胞は二部位で二対称フローティングゲートトランジスタを用いた中心におけるセレクトーゲートトランジスタから構成されている。容量結合の方法を用いて,モデルはフローティングゲート電圧制御ゲート電圧と選択ゲート電圧の線形結合に変化したBSIM4(レベル=54)モデルを用いたフローティングゲートトランジスタを述べた。全てBSIMモデルパラメータ抽出戦略は抽出フローに適用可能である。新規bits/cellスプリットゲートフラッシュメモリセルは上海Huahong Grace半導体製造社の90nm IVポリ4メタルCMOSプロセスにより作製した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： *記憶装置 ,  *フラッシュメモリ ,  電圧制御 ,  対称性 ,  トランジスタ ,  フローティングゲート ,  パラメータ抽出 ,  線形結合
準シソーラス用語： *スプリットゲート ,  CMOSプロセス ,  半導体製造 ,  ゲート電圧 ,  容量結合 ,  マクロモデル ,  *SPICEモデル , 【Automatic Indexing@JST】

著者キーワード (5件)： フラッシュメモリ ,  BSIM ,  SPICE ,  スプリットゲート ,  bits/cell

分類 (2件)： 半導体集積回路  (NC03162T) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (1件)： SPICEモデル