文献

J-GLOBAL ID：201702254099501546   整理番号：17A0751043

3次元電界効果トランジスタ応用のための垂直に形成されたグラフェンストライプ【Powered by NICT】

Vertically Formed Graphene Stripe for 3D Field-Effect Transistor Applications

著者 (4件)： Hong Seul Ki (Department of Electrical Engineering, KAIST, Daejeon, 305-701, Korea) ,  Bong Jae Hoon (Department of Electrical Engineering, KAIST, Daejeon, 305-701, Korea) ,  Cho Byung Jin (Department of Electrical Engineering, KAIST, Daejeon, 305-701, Korea) ,  Hwang Wan Sik (Department of Materials Engineering, Korea Aerospace University, Goyang, 412-791, Korea)
資料名： Small  (Small)
巻： 13  号： 3  ページ： ROMBUNNO.201602373  発行年： 2017年 
JST資料番号： W2348A  ISSN： 1613-6810  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 100nm幅,垂直に形成されたグラフェンストライプ(GS)は,三次元(3D)電子応用向けとして実証した。GSはニッケル薄膜の側壁に沿って形成する。さらに,原子層堆積(A LD)Ni膜の堆積した厚さを操作することによってGS幅を縮小することが可能である。従来のGSまたはグラフェンナノリボン(GNR)とは異なり,垂直に形成されたGSはグラフェン移動とエッチングプロセスなしに行った。提案したGS FETのプロセス統合は20nm以下のデザインルールと現在商品化されている垂直NANDフラッシュメモリのそれに似ている,3D高度FET応用のためのこの形成されたGSの有効利用を示唆した。Copyright 2017 Wiley Publishing Japan K.K. All Rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 薄膜 ,  *三次元 ,  *FET【トランジスタ】 ,  商品化 ,  ニッケル ,  *グラフェン
準シソーラス用語： 有効利用 ,  NANDフラッシュ ,  設計規則 ,  グラフェンナノリボン , 【Automatic Indexing@JST】

著者キーワード (5件)： 3Dデバイス ,  原子層堆積 ,  電界効果トランジスタ ,  グラフェンストライプ ,  グラフェン移動

分類 (1件)： 炭素とその化合物  (YB02060D)

タイトルに関連する用語 (3件)： 3次元 ,  電界効果トランジスタ ,  応用