文献

J-GLOBAL ID：201702282403199534   整理番号：17A0757185

SerDesのための低ジッタ自己バイアス位相同期ループ【Powered by NICT】

A low-jitter self-biased phase-locked loop for SerDes

著者 (6件)： Yuan Heng-zhou (College of Computer, National University of Defense Technology, Changsha 410073, China) ,  Guo Yang (College of Computer, National University of Defense Technology, Changsha 410073, China) ,  Liu Yao (College of Computer, National University of Defense Technology, Changsha 410073, China) ,  Liang Bin (College of Computer, National University of Defense Technology, Changsha 410073, China) ,  Guo Qian-cheng (College of Computer, National University of Defense Technology, Changsha 410073, China) ,  Tan Jia-wei (College of Computer, National University of Defense Technology, Changsha 410073, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISOCC  ページ： 59-60  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,1.25Gbpsから6.25Gbps有線SerDes送信機クロッキングのための完全集積化多相出力低ジッタCMOS位相同期ループを提案した。単純化した構造を持つ自己バイアス型帯域幅技術はプロセス変動に対する感度を低減するために適用した。低不整合の特性を持つ微分電荷ポンプを提案した。自己バイアス技術は帯域幅は,分割比,高出力周波数でVCO雑音の抑制を改善するであろうを追跡するために用いた。65nmの下でのシミュレーション結果は良好なジッタ性能を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 不整合 ,  送信機 ,  簡素化 ,  *位相同期ループ ,  雑音 ,  帯域幅 ,  多相 ,  シミュレーション ,  周波数 ,  *ジッタ
準シソーラス用語： チャージポンプ回路 ,  プロセス変動 ,  クロッキング ,  *自己バイアス ,  *低ジッタ , 【Automatic Indexing@JST】

分類 (1件)： 周波数変換回路  (NC05030J)

タイトルに関連する用語 (4件)： SERDES ,  低ジッタ ,  自己バイアス ,  位相同期ループ