文献

J-GLOBAL ID：201702291056198657   整理番号：17A0214335

信頼性と性能同時最適化を考慮したトンネルFETにおける絶縁破壊への深い洞察【Powered by NICT】

Deep insights into dielectric breakdown in tunnel FETs with awareness of reliability and performance co-optimization

著者 (16件)： Huang Qianqian (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China) ,  Jia Rundong (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China) ,  Zhu Jiadi (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China) ,  Lv Zhu (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China) ,  Wang Jiaxin (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China) ,  Chen Cheng (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China) ,  Zhao Yang (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China) ,  Wang Runsheng (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China) ,  Bu Weihai (Semiconductor Manufacturing International Corporation (SMIC), Shanghai 201203 and Beijing 100176, China) ,  Wang Wenbo (Semiconductor Manufacturing International Corporation (SMIC), Shanghai 201203 and Beijing 100176, China) ,  Kang Jin (Semiconductor Manufacturing International Corporation (SMIC), Shanghai 201203 and Beijing 100176, China) ,  Hua Kelu (Semiconductor Manufacturing International Corporation (SMIC), Shanghai 201203 and Beijing 100176, China) ,  Wu Hanming (Semiconductor Manufacturing International Corporation (SMIC), Shanghai 201203 and Beijing 100176, China) ,  Yu Shaofeng (Semiconductor Manufacturing International Corporation (SMIC), Shanghai 201203 and Beijing 100176, China) ,  Wang Yangyuan (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China) ,  Huang Ru (Key Laboratory of Microelectronic Devices and Circuits (MOE), Institute of Microelectronics, Peking University, Beijing 100871, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IEDM  ページ： 31.5.1-31.5.4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： トンネルFET(TFET)のゲート誘電体信頼性を初めて,バイアス温度ins遺伝分解と比較して支配的な素子故障機構であることを見出し,ゲート/ソース重なり領域での新しい強い局在誘電場ピークのため同じゲートスタックを有するMOSFETよりも非常に悪いで徹底的に研究した。TFETにおける誘電体の不均一電場もソフトブレークダウンとハードブレークダウン破壊の間の異なる機構をもたらした。誘電場関連パラメータを詳細に検討し,誘電場とソース接合場の間の正の相関に起因する誘電体信頼性とデバイス性能最適化の間の本質的なトレードオフを示した。更なる信頼性と性能最適化,劇的に改善された性能と信頼性の両方を持つ新しいTFET設計により実験的に実現し,超低消費電力応用のための大きな可能性を示しているが提案した新しいロバスト設計考察。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電場 ,  バイアス ,  MOSFET ,  誘電体 ,  *絶縁破壊 ,  *信頼性 ,  ゲート絶縁膜
準シソーラス用語： パラメータ設計 ,  超低消費電力 ,  性能最適化 ,  ソフトブレークダウン ,  ゲートスタック ,  故障メカニズム ,  *トンネル電界効果トランジスタ ,  *同時最適化 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： 同時最適化 ,  トンネルFET ,  絶縁破壊 ,  洞察