特許

J-GLOBAL ID：200903015586130180

不揮発性半導体メモリ

発明者： 丹沢 徹
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-193728
公開番号（公開出願番号）：特開2004-103211
出願日： 2003年07月08日
公開日（公表日）： 2004年04月02日
要約：

【課題】本発明は、四値フラッシュメモリにおいて、ベリファイマージンを安定に保証できるようにすることを最も主要な特徴とする。【解決手段】たとえば、メモリセルアレイ21の各メモリセルMCからビット線BL0 〜BLk に流れる電流Icellとの比較のためのリファレンス電流Iref0,Iref1,Iref2を発生させる基準電流発生回路41に、リファレンスセルに流れる電流を、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比が1よりも大きくなるように増幅する増幅回路41a-3,41b-3,41c-3を設けた構成となっている。【選択図】 図3

請求項（抜粋）：

ゲート、ドレインおよびソースを有し、しきい値電圧レベルに応じたデータを保持する複数の不揮発性メモリセルと、 前記複数の不揮発性メモリセルの各ゲートにそれぞれ接続された複数のワード線と、 前記複数の不揮発性メモリセルの各ドレインにそれぞれ接続された複数のビット線と、 前記複数の不揮発性メモリセルの各ソースにそれぞれ接続された複数のソース線と、 基準電流を発生する基準電流発生回路と、 前記基準電流と前記複数の不揮発性メモリセルの中から選択された複数の不揮発性メモリセルを流れる電流とを比較し、前記選択された複数の不揮発性メモリセルによってそれぞれ保持されたデータを読み出すセンスアンプと を具備し、 前記基準電流発生回路は、少なくとも1つのリファレンスセルと、そのリファレンスセルに流れる電流を増幅する増幅回路とを含み、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比が1よりも大きいことを特徴とする不揮発性半導体メモリ。

IPC (9件)：

G11C16/06 ,  G11C16/02 ,  H01L21/822 ,  H01L21/8247 ,  H01L27/04 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

FI (6件)：

G11C17/00 634E ,  H01L27/10 481 ,  G11C17/00 641 ,  H01L27/10 434 ,  H01L29/78 371 ,  H01L27/04 G

Fターム (26件)：

5B025AA03 ,  5B025AB01 ,  5B025AC03 ,  5B025AD06 ,  5B025AD07 ,  5B025AE08 ,  5F038BG06 ,  5F038BG07 ,  5F038DF05 ,  5F038EZ20 ,  5F083EP02 ,  5F083EP23 ,  5F083EP77 ,  5F083ER22 ,  5F083GA11 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5F083ZA21 ,  5F101BA01 ,  5F101BB05 ,  5F101BE01 ,  5F101BE07 ,  5F101BE14 ,  5F101BF05

引用特許：

審査官引用 (3件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願2000-376501   出願人：株式会社東芝
• 不揮発性半導体メモリ
  公報種別：公開公報   出願番号：特願平9-295419   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
• フラッシュ・メモリのビット・マップ・アドレス技法
  公報種別：公表公報   出願番号：特願平8-500953   出願人：インテル・コーポレーション