文献

J-GLOBAL ID：200902216212696255   整理番号：07A0937142

自己組織化実装法による導電路形成過程の数値解析

著者 (6件)： 大田皓之 (大阪大 大学院工学研究科) ,  戸屋正雄 (大阪大 大学院工学研究科) ,  元重慎市 (大阪大 大学院工学研究科) ,  安田清和 (大阪大 大学院工学研究科) ,  松嶋道也 (大阪大 大学院工学研究科) ,  藤本公三 (大阪大 大学院工学研究科)
資料名： マイクロエレクトロニクスシンポジウム論文集  (エレクトロニクス実装学会秋季大会論文集)
巻： 17th  ページ： 59-62  発行年： 2007年09月13日 
JST資料番号： X0060A  ISSN： 2434-396X  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： 自己組織化 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0937142&from=J-GLOBAL&jstjournalNo=X0060A") }}

分類 (1件)： プリント回路  (NA05040O)

タイトルに関連する用語 (4件)： 自己組織化 ,  実装 ,  形成過程 ,  数値解析